Berner
Fachhochschule

Technik und Informatik
Switzerland Innovation Park
Aarbergstrasse 46
2503 Biel

Projektauftrag

Design eines generischen, einstellbaren Filters für die digitale Verarbeitung biologischer Signale

Klassifizierung	nicht klassifiziert
Status	genehmigt zur Nutzung
Projektnummer	mht1-03
Projektleiter	Stefan Foltrauer
Version	1.0.0
Datum	29. Oktober 2026
Auftraggeber	Prof. Dr. Torsten Mähne
Autor/Autoren	Stefan Foltrauer

Änderungsverzeichnis

Tabelle 1: Änderungskontrolle

Version	Datum	Änderung	Autor
0.0.1	29.09.2026	Erstes provisorisches Ausfüllen	Stefan Foltrauer
0.0.2	05.10.2026	Zu jedem Unterkapitel bis auf die Kosten und den Personalaufwand wurde etwas geschrieben	Stefan Foltrauer
0.1.0	09.10.2026	Überarbeitung anhand der Kundenanforderungen	Stefan Foltrauer
1.0.0	29.10.2026	Kleinere Änderungen und das Hinzufügen des Tiny-Tapeout-Designs	Stefan Foltrauer

Beschreibung

Das Ziel des Projekts ist es, einen generischen, einstellbaren Filter zu entwickeln für den mittels LibreLane oder ähnlichen Programmen ein ASIC-Design erstellt werden kann. Dieser Filter soll in der Lage sein, biologische Signale, wie jene des EKGs zu verarbeiten.

Studierende des BME sollen durch diese Arbeit ein Verständnis für den Ressourcenverbrauch von digitalen Designs entwickeln können. Sie sollen in der Lage sein, beim Filter die Filterordnung, Filterkoeffizienten und eventuell die Anzahl Multiplizierer anzupassen.

Damit der Filter für verschiedene Signale, mit verschiedenen ADCs und DACs verwendbar ist, muss die Wortbreite und die Abtastfrequenz anpassbar sein.

Inhaltsverzeichnis

Tabellenverzeichnis 3
Absatzverzeichnis 3
Abkürzungen und Glossar 3
1 Ausgangslage 4
2 Ziele 4
2.1 Systemziele 4
2.2 Vorgehensziele 5
2.3 Rahmenbedingungen 6
2.4 Abgrenzung 6
3 Lösungsbeschreibung 7
4 Strategiebezug und Umsetzung von Vorgaben 8
4.1 Strategiebezug: 8
4.2 Umsetzung von Vorgaben: 8
5 Rechtliche Grundlagen 8
6 Mittelbedarf 9
6.1 Personalaufwand 9
6.2 Sachmittel 9
6.3 Kosten (CHF) 10
7 Wirtschaftlichkeit 10
8 Planung und Organisation 11
8.1 Projektplanung 11
8.2 Projektorganisation 11
9 Risiken 12
10 Konsequenzen 12
10.1 Bei Projektfreigabe 12
10.2 Bei Projektfreigabe zu einem späteren Zeitpunkt 12
10.3 Bei ausbleibender /abgelehnter Projektfreigabe 12
Literaturverzeichnis 13
Anhang 14

Tabellenverzeichnis

Tabelle 1: Änderungskontrolle 1
Tabelle 2: Abkürzungen und Glossar 3
Tabelle 3: Systemziele 4
Tabelle 4: Vorgehensziele 5
Tabelle 5: Mittelbedarf Personalaufwand 9
Tabelle 6: Geplante Sachmittel und Software 9
Tabelle 7: Mittelbedarf Kosten 10
Tabelle 8: Meilensteine und Termine 11
Tabelle 9: Organisation des Projekts 11
Tabelle 10: Risikoabschätzung 12

Abbildungsverzeichnis

Abbildung 1: Projektskizze 7

Abkürzungen und Glossar

Tabelle 2: Abkürzungen und Glossar

Abkürzung / Fachwort	Erläuterung
ADC	«Analog-Digital-Converter» oder Analog-Digital-Wandler
ASIC	«Application-Specific Integrated Circuit» oder anwendungsspezifischer integrierter Schaltkreis
BFH	Berner Fachhochschule
BME	«Master of Biomedical Engineering» oder Master in Biomedizinischer Technik der Universität Bern und der Berner Fachhochschule
DAC	«Digital-Analog-Converter» oder Digital-Analog- Wandler
EIT	Elektro- und Informationstechnologie
EKG	Elektrokardiogramm
FIR	«Finite Impulse Response» oder Filter mit endlicher Impulsantwort
IIR	«Infinite Impulse Response» oder Filter mit unendlicher Impulsantwort
IP-Core	«Intellectual Property Core» ist der Funktionsblock eines Chipdesigns
JTAG	«Joint Test Action Group» eine spezielle Art von serieller Schnittstelle
SPI	«Serial Peripheral Interface» eine spezielle Art von serieller Schnittstelle
TB	Kurzform für «Testbench». Das ist die englische Bezeichnung für eine VHDL-Testumgebung
VHDL	«Very High Speed Integrated Circuit Hardware Description Language», ist eine hardwarebeschreibende Programmiersprache
WBS	«Work Breakdown Structure» beschreibt das Aufteilen einer grossen Aufgabe in viele, leichter abzuschätzende Arbeitspakete

1 Ausgangslage

Für die Implementierung von FIR und IIR-Filtern existieren bereits zahlreiche Beispiele [1]. Nun soll für den BME-Studiengang eine generisch parametrierbare Version als IP-Core erstellt werden. Dabei soll die Filterordnung, die Abtastrate, die Wortbreite und wenn möglich die Anzahl Multiplizierer anpassbar sein.

Die Filterkoeffizienten sollen mittels einer seriellen Schnittstelle während des Betriebes geladen werden können. Beispiele für serielle Schnittstellen in VHDL sind online verfügbar und müssen an die Anforderungen angepasst werden. [2, 3, 4]

Da der IP-Core für das Erstellen eines ASIC in Form eines Tiny Tapeouts verwendet werden soll, muss das Design synthetisierbar sein und auf Top-Level-Ebene den Anforderungen des Tiny Takeouts entsprechen. [6]

Der Code soll am Ende Masterstudenten helfen, ein tieferes Verständnis für den Ressourcenverbrauch von digitalen Designs und Programmstrukturen zu entwickeln.

2 Ziele

In diesem Kapitel werden die gestellten Ziele erläutert. Es wird zwischen Systemzielen und Vorgehenszielen unterschieden.

2.1 Systemziele

Die Systemziele beschreiben, was das fertige Produkt am Ende erfüllen muss. Die Systemziele sind in Tabelle 3 der Priorität nach aufgelistet.

Tabelle 3: Systemziele

Nr.	Beschreibung	Messgrösse	Priorität*
1	Der konfigurierte Filter (FIR und IIR) muss das gewünschte Verhalten aufweisen.	Mittels einer VHDL-Testumgebung soll das korrekte Filterverhalten nachgewiesen werden. Es soll zu keiner Abweichung des gefilterten Signals kommen, beim Vergleich mit einem Signal eines identischen Filters in Python. (Rundungsfehler sind vernachlässigbar)	M
2	Die Wortbreite des Signals soll mittels eines generischen Parameters verstellbar sein.	Mittels einer VHDL-Testumgebung wird gezeigt, dass der Filter sein Verhalten behält, auch bei unterschiedlichen Wortbreiten. Es soll zu keiner Abweichung des gefilterten Signals kommen, beim Vergleich mit einem Signal eines identischen Filters in Python. (Rundungsfehler sind vernachlässigbar)	M
3	Die Filterordnung muss bis zu einem konfigurierbaren Maximum anpassbar sein.	Mittels einer VHDL-Testumgebung wird nachgewiesen, dass die Filterordnung angepasst werden kann. Es soll zu keiner Abweichung des gefilterten Signals kommen, beim Vergleich mit einem Signal eines identischen Filters in Python. (Rundungsfehler sind vernachlässigbar)	M
4	Die Filterkoeffizienten können zur Laufzeit durch eine serielle Schnittstelle geladen werden.	Mittels einer VHDL-Testumgebung oder einer Messung wird das Anpassen der Filterkoeffizienten während des Betriebes bewiesen. Dabei zeigt der Filter vor und nach dem Laden das typische Verhalten des jeweiligen Filters.	M
5	Die Resultate der Arbeit werden präsentiert und in einem Bericht dokumentiert.	Der Bericht wurde abgegeben und die Präsentation hat stattgefunden.	M

Nr.	Beschreibung	Messgrösse	Priorität*
6	Kompatibilität mit Tiny Tapeouts	Durch das Erstellen des ASIC-Designs und das Abgleichen der Bedingungen soll bewiesen werden, dass die Begrenzungen des Tiny Tapeouts eingehalten werden.	M
7	Das Design muss mittels Open-Source-Software wie LibreLane synthetisierbar sein.	Beim Synthetisieren des Designs mit LibreLane wird kein Fehler ausgegeben.	M
8	Die Abtastfrequenz soll im VHDL-Code während der Laufzeit einstellbar sein.	Mittels einer VHDL-Testumgebung oder einer Messung am FPGA-Prototypen wird die ausgewählte Abtastfrequenz bewiesen.	1
9	Aufbau eines FPGA-Prototyps	Das korrekte Verarbeiten von Testsignalen soll mittels Messungen bewiesen werden.	1
10	Man kann zwischen verschiedenen Multipliziererimplementationen auswählen. Dabei soll eine flächenoptimierte und eine durchsatzoptimierte Version erstellt werden.	Mittels einer VHDL-Testumgebung oder des Erstellens des Designs in LibreLane [7] kann gezeigt werden, dass nur die ausgewählte Implementierung vom Compiler geladen wurde.	2
11	Der Ressourcenverbrauch des VHDL-Designs soll möglichst optimiert werden.	Durch die Erstellung verschiedener Designvarianten in LibreLane [7] soll der ASIC-Verbrauch verglichen werden und die Variante mit dem kleinsten Verbrauch ausgewählt werden.	3
12	Das ASIC-Design für Tiny Tapeout wird erstellt.	Mittels LibreLane wird ein ASIC-Design erstellt. Der erfolgreiche Abschluss des Designflows wird anhand der erzeugten Dateien und Berichte nachgewiesen.	3
** Priorität: M = Muss / 1 = hoch, 2 = mittel, 3 = tief*			

2.2 Vorgehensziele

Die Vorgehensziele beschreiben, wie beim Erreichen der Systemziele vorgegangen werden soll. Die Vorgehensziele für das Projekt sind der Priorität nach in Tabelle 4 aufgelistet.

Tabelle 4: Vorgehensziele

Nr.	Beschreibung	Messgrösse	Priorität*
1	Das VHDL-Design wird gemäss dem IEEE-Standard VHDL-2008 entwickelt.	Die Einhaltung des VHDL-2008-Standards wird durch eine erfolgreiche Analyse mit GHDL überprüft.	M
2	Der VHDL-Code soll sauber strukturiert und kommentiert sein.	Alle wichtigen VHDL-Codestrukturen sind mit Kommentaren versehen, welche die Funktion und die Struktur erklären.	2
3	Die entwickelten VHDL-Komponenten werden während der Entwicklung durch Simulation geprüft.	Für die implementierten Teilfunktionen liegen erfolgreiche Simulationen vor.	2
4	Der Entwicklungsprozess und wichtige Entscheidungen werden nachvollziehbar dokumentiert.	Die wesentlichen Entwicklungsschritte und Entscheidungen sind im Bericht bzw. Projektjournal dokumentiert.	2
5	Die Fortschritte beim Programmieren des Codes werden nachvollziehbar dokumentiert.	Der Versionsverlauf wird dokumentiert und archiviert.	2
** Priorität: M = Muss / 1 = hoch, 2 = mittel, 3 = tief*			

2.3 Rahmenbedingungen

Die Filter werden in VHDL implementiert und müssen synthetisierbar sein. Das Design muss die Vorgaben des vorgesehenen Tiny-Tapeout-Shuttles bezüglich Top-Level-Schnittstelle, verfügbarer Ein- und Ausgänge einhalten.

Das FPGA-Design soll mit minimalen Änderungen für das Tiny Tapeout Design übernommen werden können.

Die Filterkoeffizienten und die Abtastrate müssen während des Betriebs über eine serielle Schnittstelle geladen werden können.

Die Entwicklung und Verifikation erfolgen mit der im Projekt verfügbaren Open-Source-Software und der zur Verfügung gestellten Hardware.

Filterordnung, Abtastfrequenz, Wortbreite und Anzahl der Multiplikatoren werden unter Berücksichtigung der verfügbaren ASIC-Ressourcen festgelegt werden.

2.4 Abgrenzung

Gegenstand des Projektes ist die Entwicklung und Untersuchung der digitalen Filterstruktur in VHDL. Die Integration des ADCs oder DACs ist nicht Bestandteil dieses Projektes. Sie können zu Test- oder Präsentationszwecken integriert werden, es ist aber kein Systemziel.

Die Arbeit umfasst die Vorbereitung des Designs für eine ASIC-Implementierung mit Tiny Tapeout [6]. Eine tatsächliche Fertigung des ASIC ist nicht Bestandteil dieser Projektarbeit.

Es wird kein vollständiges medizinisches Messsystem entwickelt. Biologische Signale dienen lediglich als mögliche Anwendung beziehungsweise als mögliche Testsignale für die digitalen Filter. Das Testen mittels echter Signale ist optional.

Die Entwicklung eines vollständigen Konfigurationscontrollers ist nicht Bestandteil des Projektes für das ASIC-Design. Für die Konfiguration wird auf der ASIC-Seite lediglich der notwendige Konfigurationsempfänger beziehungsweise die Empfangslogik realisiert. Der Teil der Konfigurationsschnittstelle, welcher nicht Teil des ASIC-Designs ist, kann zu Test- oder Präsentationszwecken in VHDL oder in einer anderen Programmsprache erstellt werden.

Die Untersuchung verschiedener Filterstrukturen konzentriert sich auf FIR- und IIR-Filter in der Form ihrer Impulsantwort. Eine umfassende Implementierung weiterer Filtertypen oder die Eingabe von Filterkoeffizienten in einer anderen Form ist nicht vorgesehen.

3 Lösungsbeschreibung

Die vorgesehene Lösung sieht vor, dass ein Signal vom ADC durch dessen SPI-Slave an den SPI-Master weitergegeben wird. Der SPI-Master speichert das Eingangssignal in einem Register (Eingangsregister). Als Alternative soll es möglich sein, über eine parallele Schnittstelle die Daten direkt in das Eingangsregister zu schreiben.

Aus diesem Register wird in regelmässigen Abständen ausgelesen und durch einen der Filter verarbeitet. Der jeweilige Filter speichert das gefilterte Signal dann im Ausgangsregister.

Es ist zu erwähnen, dass die verschiedenen Filter in Abbildung 1 gezeigt werden, es handelt sich dabei um verschiedene Implementierungsarten und im Betrieb kann nur eine davon aktiv sein. Über die jeweiligen Architekturen sollen die verschiedenen Implementierungen auswählbar sein. Der Compiler verwirft danach die nicht ausgewählten Implementierungsvarianten, da diese nicht im Code verwendet werden. Das heisst, das Wechseln der Filterimplementierung ist nur vor dem Kompilieren möglich.

Aus dem Ausgangspuffer wird das Signal durch einen SPI-Master ausgelesen und aus dem ASIC-Design zum SPI-Slave des DACs weitergegeben. Als Alternative soll ebenfalls eine parallele Schnittstelle zur Verfügung stehen, so dass alternative ADCs oder DACs darüber integriert werden können.

Die Filterkoeffizienten können über die Konfigurationsschnittstelle, welche oben in Abbildung 1 dargestellt wird, angepasst werden. Die Filterkoeffizienten sollen in ein Filterregister hineingeschrieben werden und sobald eine Datenverarbeitung fertig ist, in den Filter eingelesen werden, noch bevor die nächsten Daten verarbeitet werden.

Die Wortbreite kann ebenfalls nur vor dem Kompilieren angepasst werden, da sie ebenfalls im Code mittels eines generischen Parameters angepasst werden soll. Durch das Anpassen der Wortbreite wird die Anzahl der Eingänge ins Eingangsregister verändert, wodurch man zum Beispiel statt eines 10-Bit-ADC ein 12-Bit-ADC anschliessen kann.




Abbildung 1: Projektskizze

4 Strategiebezug und Umsetzung von Vorgaben

In diesem Kapitel wird der Strategiebezug und die gegebenen Vorgaben des Projektes erläutert.

4.1 Strategiebezug:

Der Filter bietet Studierenden die Möglichkeit, ihr Verständnis über den Ressourcenverbrauch von digitalen Designs zu vertiefen. Durch die anpassbaren Parameter und die Verwendung von Open-Source-Software sollen die Studierenden mit wenig Aufwand wichtige Erkenntnisse schnell und unkompliziert feststellen können. Durch dieses Projekt soll der Unterricht im BME und anderen Studiengängen unterstützt werden.

Durch die Berücksichtigung der Einschränkungen von Tiny Tapeout sollen ebenfalls die Möglichkeiten und Grenzen dieser neuen und kostengünstigen Variante zum Erstellen von ASICs aufgezeigt werden.

4.2 Umsetzung von Vorgaben:

Die Projektarbeit wird gemäss den technischen und organisatorischen Vorgaben des BME durchgeführt. Für die ASIC-Implementierung werden die Rahmenbedingungen von Tiny Tapeout berücksichtigt.

Die Hardwarebeschreibung erfolgt in VHDL. Die einzelnen Funktionsblöcke werden mithilfe von VHDL-Testumgebungen verifiziert und am Ende mit LibreLane synthetisiert.

Zusätzlich werden die Vorgaben zur Projektdokumentation, zu Meilensteinen und zur Abgabe gemäss den Richtlinien der BFH eingehalten.

Das Filterdesign soll ein gut überschaubares System sein, das die Implementierung eines digitalen Designs als ASIC aufzeigen soll und verschiedene Varianten der Filterimplementierung aufzeigt.

Änderungen am Design und wichtige technische Entscheidungen werden nachvollziehbar dokumentiert.

5 Rechtliche Grundlagen

Es gibt keine speziellen rechtlichen Grundlagen, welche eingehalten werden müssen.

6 Mittelbedarf

In diesem Kapitel werden die notwendigen Mittel für die Realisierung des Projekts aufgelistet und deren Kosten zusammengezählt.

6.1 Personalaufwand

Der Personalaufwand wird in Stunden angegeben und basiert auf der erstellten WBS. Um die Tabelle übersichtlich zu behalten, wurden verschiedene Aufteilungen in grössere Übergruppen zusammengefasst. So umfasst zum Beispiel die Realisierung die Filtererstellung, das Erstellen der TB, das Erstellen der seriellen Schnittstelle und die Integration des gesamten Systems.

Es wurden bereits Stunden für die Planung verwendet. Da das Pflichtenheft noch erstellt werden muss, kann dort noch keine Aussage über den endgültigen Aufwand gegeben werden.

Recherchen und kleinere Prototypen zum Testen von Funktionen wurden nicht aufgelistet, da dies als Vorabklärungen gelten.

Tabelle 5: Mittelbedarf Personalaufwand

Phase	Geplant
Planung	26h
Realisierung	94h
Optimierung	20h
FPGA-Prototyp	6h
Dokumentation	28h
Total	174h

6.2 Sachmittel

Für das Projekt soll Open-Source-Software verwendet werden. Die meiste Software ist bereits vorgegeben und benötigtes Material wird von der Schule bereitgestellt. Für die Erstellung von speziellen Filtern wird der Matlab Filterdesigner verwendet, da dieser bereits in vorherigen Projekten verwendet wurde und kostenlos von der BFH angeboten wird. Die Auflistung der geplanten Sachmittel und Software ist in Tabelle 6 ersichtlich.

Tabelle 6: Geplante Sachmittel und Software

Material	Verwendung	Kosten
LibreLane Software [7]	ASIC-Synthetisierung	0 CHF
Visual Studio Code [8]	Entwicklung und Bearbeitung des VHDL-Codes	0 CHF
Anaconda mit Python [9]	Erzeugt das Eingangssignal und das Vergleichssignal für die TB. Wird ebenfalls zur Auswertung der Daten verwendet	0 CHF
GHDL und NVC [10] [11]	Simulation und Verifikation des VHDL-Codes	0 CHF
Vaporview [12]	Darstellung und Analyse von Simulationssignalen	0 CHF

Material	Verwendung	Kosten
Sigasi Visual HDL Communication Edition [13]	Unterstützung bei VHDL-Entwicklung und Codeanalyse	0 CHF
GECKO5Edition-boards [14]	Für das Hardwaretesten und für die Präsentation	0 CHF*
Analog Discovery 2 Kit [15]	Signalerzeugung und Messung von Ein- und Ausgangssignalen	0 CHF*
** Vorleistung (IST)*		

6.3 Kosten (CHF)

Die Kosten aus Kapitel 6.1 und 6.2 sind zusammengerechnet für jede Phase des Projektes.

Für die Rechnung wird ein Stundensatz von 80 CHF für den Projektleiter angesetzt. Der in Tabelle 7 angegebene Wert dient zur Veranschaulichung des Werts der Arbeit und wird nicht ausbezahlt.

Tabelle 7: Mittelbedarf Kosten

Phase	Geplant
Planung	2’080 CHF
Realisierung	7’520 CHF
Optimierung	1’600 CHF
FPGA-Prototyp	480 CHF
Dokumentation	2’240 CHF
Total	13’920 CHF

7 Wirtschaftlichkeit

Der quantifizierbare Nutzen des Projektes lässt sich nicht eindeutig bestimmen. Dadurch sind Aussagen über die Wirtschaftlichkeit kaum möglich. Durch das Projekt wird eine nicht unmittelbar quantifizierbare Verbesserung des Unterrichts im BME-Studiengang erwartet.

Da das Projekt im Rahmen der akademischen Ausbildung des Bachelorstudiums an der BFH EIT durchgeführt wird, spielt die Wirtschaftlichkeit keine direkte Rolle.

8 Planung und Organisation

Die Planung und Organisation sind in diesem Kapitel kurz umschrieben.

8.1 Projektplanung

Die wichtigsten voraussichtlichen Meilensteine sind in Tabelle 8 kurz aufgelistet.

Tabelle 8: Meilensteine und Termine

Meilensteine	Geplant
Projektzuweisung	09.09.2026
Projektfreigabe	23.10.2026
Pflichtenheft	07.11.2026
Erste funktionierende Version	14.12.2026
Abgabe des Berichts und Präsentation	14/21.01.2027

8.2 Projektorganisation

Die wichtigsten Beteiligten und deren Rollen sind in Tabelle 9 kurz aufgelistet.

Tabelle 9: Organisation des Projekts

Rolle in der Projektorganisation	Name	Funktion / Vertretene Organisationseinheit
Auftraggeber	Prof. Dr. Torsten Mähne	Dozent der BFH im Fachbereich EIT und im Studiengang BME. Er vertritt den Kunden und ist gleichzeitig der Auftraggeber für das Projekt.
Betreuender	Michel Moser	Dozent für Analogtechnik der BFH beim BME. Er vertritt mit Prof. Dr. Torsten Mähne den Auftraggeber.
Betreuender	Pascal Gesell	Assistent von Prof. Dr. Torsten Mähne und Ansprechperson für den Umgang mit den Open-Source-EDA-Tools.
Projektleiter	Stefan Foltrauer	Bachelorstudierender der BFH in EIT. Er ist der Projektleiter.

9 Risiken

Mögliche Risiken während des Projektes und die beschlossenen Massnahmen sind in Tabelle 10 aufgelistet.

Tabelle 10: Risikoabschätzung

Nr.	Risikobeschreibung	EW	AG	RZ	Massnahmen	Verantw.
R1	Die serielle Schnittstelle funktioniert nicht.	2	3	6	Es wird ein einfacher Prototyp erstellt, der schrittweise erweitert wird. Falls Probleme auftreten, können sie früh erkannt und behoben werden oder es wird zu einer anderen seriellen Schnittstelle gewechselt.	PL
R2	Das mit Python erzeugte Signal kann nicht als Testsignal verwendet werden.	1	2	2	Es wird ein Prototyp für die TB gebaut und falls Python sich nicht eignet, wird nach einer Alternative gesucht.	PL
R3	Der Projektleiter wird krank und es können nicht alle Sollziele erreicht werden.	2	1	2	Der Umfang der Arbeit wird minimiert. Sollziele mit tiefer Priorität werden weggelassen.	PL
R4	Der Projektumfang erweist sich als zu gross für die zur Verfügung stehende Zeit.	2	1	2	Der Umfang der Arbeit wird minimiert. Sollziele mit tiefer Priorität werden weggelassen.	PL
R5	Der implementierte Filter verhält sich nicht gleich wie der Vergleichsfilter in Python.	2	1	2	Statt mit einer VHDL-Testumgebung können die Signale mittels einer Grafik miteinander verglichen werden.	PL

Legende: EW= Eintrittswahrscheinlichkeit: 1 Niedrig / 2 Mittel / 3 Hoch;
AG=Auswirkungsgrad: 1 Gering / 2 Mittel / 3 Gross,
RZ=Risikozahl: RZ = EW x AG

10 Konsequenzen

Die Konsequenzen in Abhängigkeit vom Entscheid der Durchführung werden kurz kapitelweise aufgelistet.

10.1 Bei Projektfreigabe

Das Projekt wird offiziell begonnen und das Pflichtenheft wird als nächstes erstellt.

10.2 Bei Projektfreigabe zu einem späteren Zeitpunkt

Die Planungsphase wird verlängert, so dass viele Probleme der Umsetzung vorab geklärt werden können.

10.3 Bei ausbleibender /abgelehnter Projektfreigabe

Eine andere Projektarbeit wird ausgewählt.

Literaturverzeichnis

Die Quellen sind im IEEE-Stil der Ingenieurstudiengänge BFH angegeben.

[1] U. Meyer-Baese, Digital Signal Processing with Field Programmable Gate Arrays, 4. Aufl. Berlin, Heidelberg: Springer, 2014. Zugriff: doi:10.1007/978-3-642-45309-0.

[2] S. Larson, „SPI Master (VHDL),“ DigiKey TechForum, 16. März 2021 [Online]. Zugriff: https://forum.digikey.com/t/spi-master-vhdl/12717, 29. Sep. 2026.

[3] L. Miller, „SPI Master,“ [Webseite]. Zugriff: https://www.lothar-miller.de/s9y/categories/45-SPI-Master, 29. Sep. 2026.

[4] S. Larson, „SPI Slave (VHDL),“ DigiKey TechForum, 16. März 2021 [Online]. Zugriff: https://forum.digikey.com/t/spi-slave-vhdl/12721, 29. Sep. 2026.

[5] O. Kwon et al., „Electrocardiogram Sampling Frequency Range Acceptable for Heart Rate Variability Analysis,“ Healthcare Informatics Research, Bd. 24, Nr. 3, pp. 198–206, Jul. 2018 [Online]. Zugriff: doi:10.4258/hir.2018.24.3.198, 29. Sep. 2026.

[6] Tiny Tapeout, „Tiny Tapeout,“ [Webseite]. Zugriff: https://tinytapeout.com/, 29. Sep. 2026.

[7] LibreLane Contributors, „LibreLane Documentation,“ [Webseite]. Zugriff: https://librelane.readthedocs.io/en/stable/, 29. Sep. 2026.

[8] Microsoft, „Visual Studio Code,“ [Webseite]. Zugriff: https://code.visualstudio.com/, 30. Sep. 2026.

[9] Anaconda, Inc., „Anaconda,“ [Webseite]. Zugriff: https://www.anaconda.com/, 30. Sep. 2026.

[10] GHDL, „GHDL Documentation,“ [Webseite]. Zugriff: https://ghdl.github.io/ghdl/index.html, 30. Sep. 2026.

[11] N. Gasson, „NVC–VHDLCompiler and Simulator,“ [Webseite]. Zugriff: https://www.nickg.me.uk/nvc/, 30. Sep. 2026.

[12] L. Ramseyer, „Vaporview – Waveform Viewer Extension for VS Code,“ GitHub [Online]. Zugriff: https://github.com/lramseyer/vaporview, 30. Sep. 2026.

[13] Sigasi, „Sigasi Solutions,“ [Webseite]. Zugriff: https://www.sigasi.com/solutions/, 30. Sep. 2026.

[14] Berner Fachhochschule, „GECKO5Education,“ [Webseite]. Zugriff: https://gecko5education.ti.bfh.ch/index.html, 30. Sep. 2026.

[15] Digilent, „Analog Discovery 2: 100MS/s USB Oscilloscope, Logic Analyzer and Variable Power Supply,“ [Webseite]. Zugriff: https://digilent.com/shop/analog-discovery-2-100ms-s-usb-oscilloscope-logic-analyzer-and-variable-power-supply/, 30. Sep. 2026.

Anhang

Im Rahmen der Erstellung dieser Arbeit wurde ChatGPT von OpenAI als unterstützendes Hilfsmittel verwendet.
Die Verwendung erfolgte für Fragen allgemeiner Natur sowie zur Unterstützung bei der Erstellung des Literaturverzeichnisses.
Die verwendeten Quellen und die durch das KI-System bereitgestellten Informationen wurden eigenständig geprüft. Die Verantwortung für Inhalt, fachliche Richtigkeit und korrekte Quellenangaben liegt beim Verfasser.