
# **ROTEIRO 8**


Stage processor w/o forwarding unit:

# Código 1:

Código de máquina armazenado na memória



Após o fim da execução do código:




### Informações de execução:

Houveram 10 ciclos pois o código continha 6 instruções, onde a únic instrução que tinha dependência com anteriores, quando executada, tinha suas dependências totalmente executadas, fazendo possível o melhor proveito do pipeline com o número de ciclos determinado por 1 \* e + (n - 1) \* 1, sendo nesta situação e número de estágio e número de instruções iguais, ambos, a 5.

#### Registradores:


- o Em x10 foi salvo o valor 4;
- Em x11 foi salvo o valor 3;
- Em x12 foi salvo o valor 7;
- o Em x13 foi salvo o valor 5;
- Em x14 foi salvo o valor 6;
- Em x15 foi salvo o valor da soma dos registradores x10 e x11;


### Diagrama de pipeline:




Fluxo normal sem travas por dependência

# Código 2:





#### Após o fim da execução do código:




#### Informações de execução:

Houveram 12 ciclos pois o código continha 6 instruções, onde já na segunda instrução havia uma dependência fazendo com que houvesse uma espera de dois ciclos para que a informação dependida fosse finalizada para ser usada. Na última instrução também havia dependência, mas que, quando executada, tinha suas dependências totalmente executadas. tendo assim 1 \* e + (n - 1) \* 1 + 2, sendo nesta situação e número de estágios e n número de instruções iguais, ambos, a 5.

#### Registradores:

- o Em x10 foi salvo o valor 4;
- Em x11 foi salvo o valor contido no registrador x10;
- Em x12 foi salvo o valor 7;
- o Em x13 foi salvo o valor 5;
- Em x14 foi salvo o valor 6;
- o Em x15 foi salvo o valor da soma dos registradores x10 e x11;

#### Diagrama de pipeline:




Fluxo normal até o segundo ciclo, onde até o ciclo 4 há a espera para a finalização de acesso a memória da instrução 1 que contém registrador que é usado na instrução 2, travando a execução do código com a instrução 2 parada no ciclo de identificação de instrução e a instrução 1 na busca de instrução.


Stage processor w/o forwarding or hazard detection:

# Código 1:

#### Código de máquina armazenado na memória



## Após o fim da execução do código:




Informações de execução:

Também houveram 10 ciclos pois o código no modo anterior já não ficava esperando a finalização de dependências.

## • Registradores:

- o Em x10 foi salvo o valor 4;
- o Em x11 foi salvo o valor 3;
- o Em x12 foi salvo o valor 7;
- o Em x13 foi salvo o valor 5;
- o Em x14 foi salvo o valor 6;
- o Em x15 foi salvo o valor da soma dos registradores x10 e x11;


#### Diagrama de pipeline:




Fluxo normal também.

# Código 2:






## Após o fim da execução do código:



- Informações de execução:
  - Agora houveram 10 ciclos apesar das dependências dado as otimizações desse modo de pipeline.
- Registradores:

- o Em x10 foi salvo o valor 4;
- o Em x11 foi salvo o valor contido no registrador x10;
- o Em x12 foi salvo o valor 7;
- o Em x13 foi salvo o valor 5;
- o Em x14 foi salvo o valor 6;
- o Em x15 foi salvo o valor da soma dos registradores x10 e x11;

## Diagrama de pipeline:



Fluxo normal apesar das dependências dado as otimizações desse modo de pipeline.