8. INVERSORES DE TENSÃO COM COMUTAÇÃO SUAVE

Nas topologias em que as chaves semicondutoras comutam a corrente total da carga a cada ciclo, elas ficam sujeitas a picos de potência que colaboram para o "stress" do componente, reduzindo sua vida útil. Além disso, elevados valores de di/dt e dv/dt são potenciais causadores de interferência eletromagnética (IEM).

Quando se aumenta a freqüência de chaveamento, buscando reduzir o tamanho dos elementos de filtragem e dos transformadores, as perdas de comutação se tornam mais significativas sendo, em última análise, as responsáveis pela limitação da freqüência máxima de operação dos conversores.

Por outro lado, caso a mudança de estado da chave ocorra quando tensão e/ou corrente por ela seja nula, o chaveamento se faz sem dissipação de potência.

A fim de eliminar ou minimizar as perdas que ocorrem nos chaveamentos dos semicondutores, as quais, para freqüências elevadas limitam a aplicação dos semicondutores, têm sido criados circuitos que, nas transições de estado das chaves, produzem uma situação de tensão e/ou corrente nulas, minimizando, consequentemente, a potência dissipada nestes momentos. Estes processos são denominados de comutação suave (soft-commutation). Quando a comutação se dá com tensão nula nos terminais do interruptor, ela é denominada de ZVS (do inglês "Zero Voltage Switching"). Quando a comutação acontece com corrente nula, é chamada de ZCS (do inglês "Zero Current Switching").

Em geral, ZVS é preferível ao ZCS para altas frequências. A razão relaciona-se com as capacitâncias intrínsecas do interruptor. Quando a chave é ligada sob corrente nula, mas com uma tensão em seus terminais, a carga armazenada nas capacitâncias internas é dissipada sobre o componente. Este fenômeno se torna mais significativo em freqüências muito elevadas. Por outro lado, nenhuma perda ocorre em ZVS.

Tipicamente, conversores ZCS são operados até frequências de 1 a 2 MHz, enquanto os ZVS podem atingir 10 MHz, em baixas potências.

Existe uma infinidade de topologias propostas na literatura que permitem obter comutações suaves dos interruptores. Uma questão que se coloca, assim, é como compará-las.

São indicados a seguir alguns critérios que podem ser levados em consideração.

- Comutações ZVS são, em princípio, preferíveis para os componentes com maior capacitâncias (MOSFET);
- Comutação ZCS é preferível para componentes com "rabo de corrente" (IGBT);
- A quantidade de novos elementos ativos (principalmente transistores) deve ser mínima;
- A quantidade de elementos indutivos adicionais deve ser mínima;
- A quantidade total de novos elementos deve ser mínima;
- Caso existam transistores adicionais, eles devem, preferivelmente, estar no mesmo potencial de acionamento de um dos transistores da topologia original;
- O sinal de comando do(s) transistor(es) adicional(is) deve, de preferência, ser síncrono com o sinal de um dos transistores originais. Se puder ser o mesmo sinal, melhor;
- A topologia modificada deve permitir comutação suave para todos os componentes ativos, inclusive os adicionais:
- O circuito modificado deve, preferivelmente, continuar operando com o mesmo tipo de modulação do circuito original;
- O circuito adicional não deve promover aumento nas exigências de tensão e de corrente dos componentes do circuito original;

O uso de comutação forçada (hard-commutation) em inversores, até um passado recente, era limitado a freqüências em torno de 5kHz (para IGBTs e transistores bipolares), o que trazia grande incômodo oriundo do ruído acústico, além de pobres resultados em termos de harmônicas de corrente sobre a carga. A elevação da freqüência era inviável por causa da excessiva perda de potência no chaveamento. Desta época datam os primeiros circuitos para comutação suave, objetivando elevar a freqüência no mínimo para 20kHz, eliminando os efeitos audíveis do chaveamento.

Melhorias na tecnologia de construção, especialmente dos IGBTs, torna possível operálos nos dias de hoje a 20kHz sem necessidade de comutação suave. O interesse por estas técnicas se mantém, no entanto, pela possibilidade de se trabalhar sempre com menores conteúdos harmônicos de corrente sobre a carga.

Por outro lado, em aplicações de potência mais elevada, nas quais GTO e SCR são os únicos componentes possíveis, as limitações de freqüência ainda são muito severas, tornando o uso de comutação suave muito importante.

Diferentes técnicas de controle podem ser utilizadas, como se verá na seqüência, sendo, no entanto, preferível a Modulação por Largura de Pulso. Obviamente circuitos que produzam mínimas sobre-tensão e sobre-corrente pelos interruptores são mais interessantes.

8.1 Inversor com Link CC Ressonante

Dentre as primeiras propostas para produção de comutações suaves em inversores de tensão está o circuito mostrado na figura 8.1.

Em relação à topologia convencional, tem-se a adição de um circuito ressonante, L-C, no lado CC do conversor. Este circuito ressonante, mediante um controle adequado do interruptor S, permite manter uma oscilação que leva periodicamente a zero a tensão v_c . Nos instantes em que esta tensão se anula é possível ligar ou desligar os interruptores sem dissipar potência. A condução de S permite armazenar a energia necessária em L de modo a garantir que a tensão em C se anule.

O mesmo efeito de controle da energia armazenada na indutância ressonante pode ser feito com o comando adequado dos interruptores da ponte inversora, prescindindo assim da chave adicional. As formas de onda da corrente pela indutância e tensão v_c estão mostradas na figura 8.2.




Figura 8.1. Inversor com link CC ressonante




Figura 8.2. Formas de onda do conversor

Consideremos que a carga tem uma característica indutiva, como um motor de indução. Quando a tensão se anula, como a corrente i_L é menor do que a corrente Io, o diodo D conduz, suprindo a diferença da corrente. Durante a condução de D é enviado o sinal de comando para S o qual entra em condução quando a corrente do indutor se torna maior do que a da carga. A corrente tem uma variação linear neste intervalo. O interruptor é desligado (sob tensão nula) quando a energia acumulada em L for suficiente para garantir que, no próximo ciclo, a tensão volte a se anular.

Os inconvenientes desta estrutura são basicamente dois:

- A tensão máxima sobre os interruptores apresenta picos com o dobro do valor da tensão CC.
- Sendo possível realizar a comutação apenas nos instantes em que a tensão é nula, este conversor não se presta ao uso de MLP.

Como vantagem pode-se citar a sua grande simplicidade, sendo possível aplicá-la em freqüências de até 100kHz (com IGBTs)

Como não se pode usar MLP, o controle é feito por Modulação de Densidade de Pulsos - MDP. Nesta técnica, como mostra a figura 8.3., entregam-se à carga "pacotes" de energia que possuem uma duração constante (no caso igual ao período de ressonância). A quantidade destes "pacotes" em um certo período (relativo à freqüência que se deseja na saída) permite alterar o valor médio da tensão sobre a carga. A polaridade é determinada pela condução dos interruptores da semiponte superior (tensão positiva na saída) ou da semiponte inferior (tensão negativa na saída). Assim, a variação da tensão é discreta, enquanto em MLP é contínua.

A técnica MDP é tanto mais eficiente quanto maior a freqüência de ressonância em relação à freqüência fundamental que se quer na saída. Estudos indicam que para uma dada freqüência de ressonância, o conteúdo espectral do sinal de saída é equivalente ao de um conversor MLP com freqüência de chaveamento 10 vezes menor. Ou seja, um conversor deste tipo operando a 50kHz produz sobre a carga um conteúdo harmônico semelhante ao de um conversor operando em MLP a 5kHz.




Figura 8.3. Sinal modulado em MDP e sua componente fundamental.

8.2 Inversor com Link CC Ressonante com limitação da sobre-tensão

Com a alteração indicada na figura 8.4 a sobre-tensão presente na alimentação do inversor é drasticamente limitada. Utiliza-se um interruptor auxiliar e um capacitor adicional para limitar o pico de tensão a um valor pouco superior àquele da alimentação CC. A figura 8.5. mostra as formas de onda no circuito ressonante.




Figura 8.4. Circuito com limitação da sobre-tensão.

O capacitor Cc é pré-carregado com uma tensão K.E, onde K varia tipicamente entre 0,2 e 0,4 (ou seja, com uma sobre-tensão de 20% a 40%). Quando a tensão no capacitor ressonante atinge este nível, o diodo em antiparalelo com o transistor Sc entra em condução. Cc é muito maior que C, de modo que a tensão fica limitada. O controle adequado de Sc permite controlar a tensão sobre Cc.

A técnica de modulação é MDP, ou seja, as comutações só ocorrem em instantes discretos.

Consideremos que antes de to o interruptor Sc está conduzindo. A tensão v_{link} fica limitada e a corrente da carga (suposta constante num curto intervalo de tempo) circula por Cc (o qual, para não se descarregar muito deve ter um valor relativamente elevado). Em to Sc é desligado e a corrente de saída é fornecida por C. Note-se que neste instante a corrente i_L é negativa e será suprida também por C. No instante t1 a tensão sobre C se anula e inicia-se um período de livre-circulação pelos diodos da ponte inversora. Nesta situação os interruptores são desligados sob tensão e corrente nulas.

A corrente i_L , que está crescendo linearmente entre t1 e t2, se torna maior do que a corrente da carga em t2, iniciando a recarga do capacitor, de forma ressonante. Quando esta

tensão atinge o valor da tensão presente em Cc, em t3, o diodo em antiparalelo com Sc conduz, limitando a tensão. O excesso de corrente iL em relação a I_S recarrega Cc. Após t3, até T, a corrente varia linearmente. Entre t3 e t4 a condução se faz pelo diodo, mas quando a corrente pelo indutor se torna menor do que a corrente da carga, a corrente começa a circular por Sc. Isto significa que este interruptor deve ter sido acionado ainda durante a condução do diodo. Após t4 conduz Sc, o qual será desligado em T, reiniciando o ciclo. O controle adequando de Sc permite manter constante a tensão sobre Cc.




Figura 8.5. Formas de onda no circuito ressonante.

8.3 Inversor MLP com Link Quase-ressonante

A principal limitação dos conversores precedentes é a não possibilidade de uso de MLP no acionamento da carga. Além disso, a presença de indutor em série com a alimentação, considerando níveis relativamente elevados da corrente, produz perdas significativas (que crescem com o quadrado da corrente), exigindo esforços para sua refrigeração e reduzindo a eficiência do conversor.

Diversas outras topologias foram propostas com o objetivo de reduzir perdas e usar MLP, sem um aumento excessivo na complexidade dos circuitos. A figura 8.6. mostra um circuito que praticamente supera ambas restrições apontadas.

Note-se a presença de capacitores em paralelo com os interruptores da ponte. Um capacitor colocado em tal posição permite o desligamento do transistor sob tensão nula, em qualquer momento. Esta técnica é conhecida por ZVS - Zero Voltage Switching.

A possibilidade de desligar qualquer chave a qualquer momento (embora o instante de entrada em condução seja determinado pelo link ressonante) garante a realização de um controle MLP.

Em série com a alimentação tem-se um interruptor, cujas perdas em condução crescem com o valor da corrente (e não seu quadrado), permitindo menores perdas, além de uma proteção contra sobre-correntes.




Figura 8.6. Inversor com link CC quase-ressonante

8.3.1 Princípio de operação

Como se trata de um inversor de tensão, tipicamente 2 interruptores de uma semiponte e 1 interruptor da outra semiponte estarão conduzindo a cada instante, existindo ainda intervalos de livre-circulação.

Consideremos as formas de onda mostradas na figura 8.7.

No intervalo anterior a to o interruptor S_m (ou o diodo D_m) estão conduzindo a corrente da carga, i_o , mantendo a tensão V_{link} no valor da tensão de entrada. Os capacitores conectados junto aos interruptores da ponte que não conduzem estão, assim, carregados com a tensão E.

A tensão no capacitor Ce (de alta capacitância) é mantida em aproximadamente E/2.

Em to, o interruptor Sr é ligado (sob corrente nula). A corrente por Lr cresce linearmente até atingir um nível adequado, no instante t1. Neste momento S_m é desligado (sob tensão nula, pois V_{link} =E) e inicia-se uma ressonância entre Lr e os capacitores de "snubber", Cs. A tensão v_{link} se reduz até o zero (em t2), quando os diodos em antiparalelo com os transistores entram em condução. Nesta situação, *quaisquer* dos interruptores da ponte podem ser ligados sob tensão nula. Por exemplo, ligam-se T1, T2, T4 e T6.

A corrente passa a decair linearmente, invertendo sua polaridade em t3, quando passa a circular via Dr (permitindo desligar Sr sem perdas).

Quando a corrente i_L atinge um valor adequado, igual à soma das correntes positivas da carga (em t4), alguns transistores da ponte, selecionados de acordo com a estratégia de modulação, são desligados (por exemplo T2), causando o aumento da tensão v_{link} de uma forma ressonante até atingir a tensão E (em t5). O diodo D_m passa a conduzir, limitando a tensão. Após t5 a corrente i_L passa a ter uma variação linear, indo a zero. Durante a condução de D_m dá-se o comando para S_m , o qual entra em condução sob corrente nula, repetindo o ciclo.

Como se nota, o instante de entrada em condução dos transistores da ponte deve ocorrer durante o intervalo em que a tensão v_{link} é nula e o seu desligamento pode ocorrer a qualquer momento, garantindo um comando tipo MLP.




Figura 8.7. Formas de onda do inversor com link CC quase-ressonante

8.3.2 Dimensionamento dos componentes

Os limites I_{r1} e I_{r2} devem ser mantidos nos mínimos possíveis para reduzir as perdas no circuito ressonante. O valor I_{r1} pode ser obtido de:

$$I_{r1} = I_{m1} + I_{01} + \sqrt{\frac{E \cdot (2 \cdot V_e - E) \cdot C_{se}}{Lr}}$$
(8.1)

onde I_{01} é o valor da corrente Io (soma das correntes positivas pelas fases da carga) no instante t1, a qual é suposta constante no intervalo (t2-t1). I_{m1} é uma margem que leva em conta as perdas no circuito ressonante e também assegura uma corrente no indutor Lr que torne o intervalo (t2-t1), no qual a tensão se reduz, curto o suficiente. Este mesmo parâmetro é usado para manter constante a tensão Ve. C_{se} é a capacitância equivalente com a qual se realiza a ressonância.

$$C_{se} = 3 \cdot C_s \tag{8.2}$$

Como I_{o1} é normalmente positiva, I_{r1} cresce com o aumento da carga.

O valor I_{r2} deve satisfazer a duas exigências: a corrente deve ser suficiente para assegurar que a oscilação seja completa e que a tensão atinja o valor E; adicionalmente, o balanço de carga em Ce deve ser respeitado para manter sua tensão constante em regime.

Pode-se ainda garantir que a tensão v_{link} atinja o valor E usando-se uma tensão V_e maior do que E/2.

Caso o valor I_{r2} seja menor do que a soma das correntes positivas da carga, a oscilação não se inicia instantaneamente. Como a livre-circulação prossegue, a corrente i_L continua a crescer (negativamente), até igualar-se a Io, quando se inicia efetivamente a ressonância.

Observe que o controle do circuito ressonante necessita do monitoramento da corrente Io e da corrente i_L .

O valor dos capacitores Cs é escolhido em função dos tempos de desligamento dos transistores e da máxima corrente de carga.

O intervalo (t4-t2), no qual ocorre livre-circulação, é dado aproximadamente por:

$$(t4-t2) = \frac{2 \cdot I_{r1} \cdot Lr}{Ve}$$
(8.3)

Lr deve ser escolhido como um compromisso entre um mínimo pico de corrente (valor mínimo) e um intervalo (t4-t2) suficientemente longo (à máxima corrente), que permita ao comando ligar os transistores da ponte.

Em algumas situações a corrente de carga pode assumir valores baixos, seja nos cruzamentos com o zero, seja pela variação da carga propriamente dita.

Correntes baixas significam que o processo de descarga dos capacitores de "snubber" (t2-t1) se fará lentamente, afetando a forma de onda aplicada à carga, que não será mais uma onda "quadrada", mas terá uma das bordas muito suavizada. Obviamente o controle MLP fica afetado.

Sintetizando, como vantagens deste circuito têm-se:

- Controle MLP;
- Redução nas perdas do circuito ressonante;
- Redução na potência reativa em circulação.

Com desvantagens cita-se:

- Necessidade de monitorar a tensão Ve e as correntes i_L e Io;
- Distorção do controle MLP para baixas correntes de carga;
- O instante de entrada em condução dos transistores não é livre.

8.4 Inversor com polo ressonante auxiliar

Esta estrutura pertence à família dos conversores com "polo ressonante". Diferentemente dos esquemas precedentes, neste caso cada ramo do inversor possui seu próprio circuito auxiliar para a realização de comutação suave, de modo que cada ramo é livre para comutar a qualquer instante, permitindo o uso de modulação MLP.

A desvantagem é o maior número de componentes ativos e passivos.

A figura 8.8. mostra o esquema para uma fase.

Os capacitores em paralelo com os interruptores S1 e S2, C1 e C2, permitem um desligamento sob tensão nula, a qualquer momento. O funcionamento da estrutura deve ser tal que, antes da condução dos interruptores, os diodos em antiparalelo conduzam, descarregando os capacitores de "snubber".

A sobre-corrente presente no indutor ressonante é tipicamente de 1,3 a 1,8 p.u.. A atuação do circuito auxiliar deve se reduzir a um intervalo de 1/10 a 1/20 do ciclo de chaveamento, o que significa que o valor RMS, apesar do maior pico de corrente, é bastante reduzido.




Figura 8.8. Ramo de inversor com polo ressonante auxiliar.

8.4.1 Princípio de funcionamento do circuito auxiliar de comutação

A figura 8.9. mostra as formas de onda da tensão sobre um interruptor (S2, no caso) e a corrente pelo indutor. A hipótese é que a corrente da carga é constante durante cada período de chaveamento.

Suponhamos que inicialmente tem-se um intervalo de livre-circulação, com a corrente da carga circulando por D2. Assim , v_p é zero e o capacitor C1 está carregado com a tensão total da entrada, E.

No instante to a chave SA2 entra em condução (juntamente com DA1) sob corrente nula. A corrente por Lr cresce linearmente pois D2 continua a conduzir. Ao mesmo tempo manda-se um sinal para ligar S2, o qual não conduz imediatamente porque o diodo D2 está conduzindo. Quando a corrente i_r se iguala à corrente da carga, em t1, o diodo D2 desliga e S2 começa a conduzir (corrente nula), mantendo o crescimento linear da corrente por Lr acima do valor da corrente de saída. A corrente por S2 é a diferença entre i_r e i_o .

O atraso no desligamento de S2 permite um acúmulo de energia em Lr o qual irá facilitar o processo de comutação, compensando as perdas do circuito ressonante. Em t2, S2 é desligado (sob tensão nula). E inicia-se a ressonância entre Lr e Cr.

O excesso de corrente i_r em relação à corrente da carga irá carregar C2 e descarregar C1. Em t3 a tensão v_p se iguala à tensão de entrada, E, de modo que C1 está descarregado e o diodo D1 inicia a condução da corrente (i_r-i_o) . A corrente i_r decai linearmente. Durante a condução deste diodo é enviado sinal para ligar S1 o qual, assim que a corrente i_r se tornar menor do que a corrente absorvida pela carga, em t4, entra em condução (sob corrente zero).

Quando a corrente por Lr se anula, em t5, a corrente da carga flui inteiramente por S1. SA2 pode ser desligado sob corrente zero.

S1 permanece conduzindo pelo tempo determinado pela largura de pulso do sinal MLP.

Em t6 o interruptor auxiliar SA1 é ligado, a corrente i_r se torna negativa, variando linearmente enquanto S1 conduzir. Quando S1 é desligado (sob tensão nula), inicia-se a ressonância entre Lr e Cr. C1 se carrega e C2 se descarrega. Controlando-se o atraso no desligamento de S1 pode-se determinar a velocidade da transição de tensão. Quando v_p se anula, em t7, o diodo D2 volta a conduzir. Caso ainda exista corrente por Lr ela decairá linearmente até se anular, permitindo desligar SA1. Completa-se assim o ciclo.




Figura 8.9. Formas de onda do inversor com polo ressonante auxiliar

8.5 Inversor/Retificador MLP com comutação ZVS com circuito auxiliar

Um outro enfoque para se obter comutação suave em topologias em ponte, estejam elas operando como inversor ou retificador, é pelo uso de um circuito auxiliar único que nas transições produzem uma tensão e/ou corrente nula pelo interruptor a ser ligado. Seu funcionamento deve ser tal que seja garantida uma operação tipo MLP, ainda que dentro de certos limites.

A figura 8.10. mostra um conversor que faz uso de um circuito auxiliar para permitir uma entrada em condução suave dos interruptores. O desligamento suave é sempre obtido por causa da presença dos capacitores em paralelo com as chaves. Uma estrutura trifásica também é possível.

A fonte V_f é constituída, na verdade, por um capacitor e uma carga resistiva. Sua função é apenas de oferecer um caminho para a absorção de alguma energia remanescente nos indutores La e Lb quando o interruptor auxiliar Sa é aberto. Idealmente, Sa deve comutar sob corrente nula.

O retificador mostrado opera como fonte de tensão. As indutâncias de entrada são de valor muito mais elevado do que as indutâncias La e Lb, de modo que, durante o intervalo de comutação pode-se considerar constante a corrente de entrada.

A figura 8.11. mostra algumas formas de onda para este conversor.

8.5.1 Princípio de funcionamento

O objetivo é criar uma condição favorável para a entrada em condução dos interruptores, uma vez que o desligamento é sempre suave.

Suponhamos uma corrente i_1 positiva e constante durante o intervalo de comutação. A corrente circula inicialmente por D1 e D4. No instante to entra em condução a chave auxiliar, S_a , e são enviamos comandos para ligar S1 e S4.




Figura 8.10. Retificador MLP com circuito auxiliar para comutação suave

A corrente por La e Lb cresce linearmente. A tensão sobre cada um destes indutores é Vo/2. Quando a corrente i_{La} se torna maior do que i_1 , em t1, deixa de haver corrente por D1 e D4 e a corrente passa a circular pelos transistores S1 e S4 (que entram em condução sob corrente nula). Quando a energia acumulada nos indutores for suficiente para produzir a excursão necessária da tensão dos capacitores de "snubber", S1 e S4 são desligados (ZVS), em t2.

Inicia-se um processo ressonante, com os capacitores C1 e C4 sendo carregados enquanto C2 e C3 são descarregados. No instante t3 completa-se o intervalo ressonante, e v_{C1} e v_{C4} atingem a tensão V0, enquanto os diodos D2 e D3 entram em condução. Durante a condução destes diodos envia-se sinal de acionamento para S2 e S3.




Figura 8.11. Formas de onda do retificador com circuito auxiliar para comutação suave.

A tensão sobre La e Lb se inverte (para -Vo/2) e a corrente i_{La} decai linearmente. Quando i_{La} se torna menor do que i_1 os diodos D2 e D3 deixam de conduzir, e a corrente passa a circular por S2 e S3.

Em t4, Sa é desligado. Caso a corrente por La ainda não tenha sido zerada, a energia presente na indutância é descarregada sobre Vf. Após t5 o circuito auxiliar não participa mais do processo.

Em t6, S3 é desligado (ZVS). A corrente i₁ provoca a descarga de C1, enquanto C3 vai sendo carregado. Quando, em t7, v_{C1} se anula, o diodo D1 entra em condução. A corrente de entrada circula por D1 e S2. Em t8 S2 é desligado (ZVS), C2 se carrega e C4 se descarrega. Em t9 D4 entra em condução, completando o ciclo.

8.6 Referências Bibliográficas

- D. M. Divan: "The Resonant DC Link Converter: A New Concept in Static Power Conversion". IEEE Trans. on Industry Applications, Vol 25, no. 2, Mar. 1989, pp. 317-325.
- D. M. Divan and G. Skibinski: "Zero-Switching-Loss Inverters for High-Power Applications". IEEE Trans. on Industry Applications, Vol 25, no. 2, Jul. 1989, pp. 634-643.
- L. Malesani, P. Tenti, P. Tomasin and V. Toigo: "High Efficiency Quasi Resonant DC Link Converter for Full-Range PWM". Proc. of APEC '92, Boston, USA.
- R. W. De Doncker and J. P. Lyons: "The Auxiliary Resonant Commutated Pole Converter". IEEE IAS Annual Meeting, 1990, pp. 1228-1235 (accepted for T-IA).
- V. Vlatkovic: "A Zero-Voltage Transition, Three-Phase Rectifier/Inverter". VPEC, Current Summer, 1993, Virginia, USA, pp. 11-18.