

Denne kolonnen er
forbeholdt sensor

This column is for
external examiner

Oppgave 1

a) Memory:

- cache
- (også register i mye mindre grad)

Control ~~block~~:

- mikromstruksjonsminne

~~Arith~~ ALU:

- register (accumulator)

b) i) ILP:

ILP går ut på å ~~utføre~~ flere instruksjoner samtidig på samme kjerne.

Dette gjøres ved å dele opp utførelsen i mindre steg og å kompartimentalisere prosessoren i tilsvarende steg.

F. eks. mens ALU-en gjør beregninger

kan en "fetch-unit" hente neste instruksjon, og en "decode-unit" dekode en instruksjon.

Denne kolonnen er
forbeholdt sensor

This column is for
external examiner

ii) Prosessor nivå parallellitet:

Dette går ut på å ha flere kjerne som kan operere ~~uavhengig~~ på et felles delt minne, (t evt. også sitt eget).

Dette er en

c)

Busy wait går ut på å overvåke en eller flere inngangs ~~portalsignaler~~, og f. eks en bus. Dette er en veldig aktiv prosess ettersom ~~for~~ systemet alltid må være i en eller annen løkke og ~~vente~~ vente på aktivitet.

Interrupt drevet I/O bruker en dedikert interrupt-inngang/-enhet for å aktivere ~~for~~ systemet når det forekommer input. Systemet slipper dermed å overvåke inngangen og må kun behandle ~~inputet~~ inputet når det forekommer (mye mer effektivt).

d)

Det finnes to typer lokalitet som utnyttes i minnesystemer; temporal og spatial lokalitet. Temporal lokalitet betyr at data som nylig har blitt aksessert har høy sannsynlighet for å bli aksessert igjen kort tid senere.

Denne kolonnen er
forbeholdt sensor

This column is for
external examiner

Spatial lokalitet betyr at etterfølgende data ofte akkesseres etter hverandre. Disse fenomenene stammer fra måten spesielt arrays lagres og bruken av løkker i de fleste algoritmer.

I forbindelse med minnesystemer betyr det at hvis data nylig har blitt akkessert er det lurt å holde den datan og nærliggende data lagret lett tilgjengelig (cache etc.).

- e) Først og fremst er en chip multiprosessor ~~en prosessor~~ et system med ~~minst~~ flere prosessorer/kjerner. Disse kjernene kan enten alle være like ~~hjelpe~~ eller ulike. Hvis de er like er prosessoren homogen. Typisk eksempel er GPU-er som må gjøre mange ~~hjelpe~~ av de samme operasjonene parallelt. Hvis de er ulike er systemet heterogent. F.eks. DVD-spillere som har egne ~~hjelpe~~ prosessorer for dekoding av filmformatet (MPEG) og andre for lesing av disk / I/O osv.

Denne kolonnen er
forbeholdt sensor

This column is for
external examiner

Oppgave 2

a)

F_2	F_1	F_0	$f(A, B)$	$C(A, B, C)$	Kommentar
0	0	0	0	$(A \oplus B) \oplus (A \cdot B)$	
0	0	1	$A + B + C$	$(A \oplus B) + C \cdot (A \oplus B)$	adder med carry in og out
0	1	0	$A \oplus B$	— —	xor
0	1	1	$A \cdot B$	— —	AND
1	0	0	$A + B$	— —	OR
1	0	1	$\overline{A \cdot B}$	— —	NAND
1	1	0	\overline{A}	— —	NOT
1	1	1	A	— —	"identity" to A

b) i) Ved å analysere portene kommer vi frem til følgende adresseområder:

RAM: $0x2000 \leftrightarrow 0x3FFF$

Sensors: $0xFFFF0 \leftrightarrow 0xFFFFF$


Alarm: $0xFFFFE$

ROM: $0x0000 \leftrightarrow 0x1FFF$

iii) Alarmen ligger i minneområdet til sensorene, men dette er ikke et problem fordi alarmen kun er aktiv ved $\overline{R}/w = 1$ og sensorene ved $\overline{R}/w = 0$, som aldri skjer samtidig.

Denne kolonnen er
forbeholdt sensor
This column is for
external examiner

ii) Minne kart:



Denne kolonnen er
forbeholdt sensor
This column is for
external examiner

$$c) D_0 = (\bar{Q}_2 \cdot \bar{Q}_1 \cdot \bar{Q}_0 \cdot OK) + (\bar{Q}_2 \cdot Q_1 \cdot \bar{Q}_0 \cdot OK)$$

$$D_1 = (\bar{Q}_2 \cdot Q_1 \cdot \bar{Q}_0 \cdot OK) + (\bar{Q}_2 \cdot \bar{Q}_1 \cdot Q_0 \cdot OK)$$

$$D_2 = (\bar{Q}_2 \cdot Q_1 \cdot Q_0 \cdot OK)$$

$$Q_0(\text{next}) = D_0$$

$$Q_1(\text{next}) = D_1$$

$$Q_2(\text{next}) = D_2$$

$$Y = \bar{Q}_0 \cdot \bar{Q}_1 \cdot Q_2$$

	Tilstande			neste tilstand			utgang Y			
	Q_2	Q_1	Q_0	OK=0			OK=1			
				\bar{Q}_2	Q_1	Q_0	Q_2	Q_1	Q_0	
	0	0	0	0	0	0	0	0	1	0
	0	0	1	0	0	0	0	1	0	0
	0	1	0	0	0	0	0	0	1	0
	0	1	1	0	0	0	1	1	0	0
	1	0	0	0	0	0	0	0	0	1
*	1	0	1	0	0	0	0	0	0	0
*	1	1	0	0	0	0	0	0	0	0
*	1	1	1	0	0	0	0	0	0	0

* tilstand kan ikke ~~skis~~ nås ~~med denne maskinen~~ ~~starten~~
fra annen tilstand. (ugyldig)

Denne kolonnen er
forbeholdt sensor
This column is for
external examiner

d) Dette er en tilstandsdrift FSM siden Y kun er drevet av vippene, altså en Moore type.

Oppgave 3

a) MAR:

Brukes for lesing/skriving av minnet.
MAR inneholder adressen til minnelokasjonen som skal aksesseres.

MDR:

~~MAR~~ Brukes for lesing/skriving, i samspill med MAR. Ved lesing vil data i lokasjon i MAR overføres til MDR, slik at MDR inneholder dataen. Ved skriving vil dataen som skal skrives legges i MDR.

PC:

Program Counter (PC) inneholder en peker inn i programminnet. Den peker på neste instruksjon som skal hentes.

MBR:

Inneholder instruksjonen som nettopp ble hentet. Dvs. kun opkoden blir plassert her siden opkoden er en byte stor. Ved bruk av

Denne kolonnen er
forbeholdt sensor

This column is for
external examiner

immediate aksess vil også data ~~ikke~~ bli plassert
her.

- b) Ved å skrive til flere registre samtidig kan det
gjøres med én mikroinstruksjon.

$$ALU = A = 00\ 011\ 000$$

$$C = 011\ 100000$$

$$Mem = 000$$

$$B = 0000 \text{ ("data" egentlig)}$$

Så mikroinstruksjonen hadde vært:

$$00\ 011000\ 011\ 100000\ 000\ 0000$$

- c) Hvis MDR og LV er like vil $MDR - LV = 0$
og da vil zero-flagget aktiveres, $Z = 1$. ~~Det kan~~
~~det ikke bli det samme som kan bli detektert.~~

Trenger to instruksjoner.

$$1: ALU = B = 00\ 010100$$

$$C = A = 1\ 0000\ 0000$$

$$Mem = \checkmark$$

$$B = MDR = 0000$$

$$2: ALU = B - A = 00\ 1111\ 11$$

$$C = H = 1\ 0000\ 0000$$

$$Mem = 0$$

$$B = LV = 0101 \text{ (5)}$$

Denne kolonnen er
forbeholdt sensor
This column is for
external examiner

Så ~~det~~ mikroinstruksjoner er:

1: 00 010100 10000000 00 0000

2: 00 111111 10000000 00 0101

└─ALU─┐ └─C─┐ └─Mn─┐ └─B─┐

- d) Det ekstra bitet brukes for branching. Når det settes til 1 ~~og MPC~~ vil MPC peke på øvre halvdel av adresserområdet til control store. Vanligvis er det satt til 0, men vi ser at signaler fra ALU-en (Z og N) brukes sammen med JAMZ og JAMN for å oppnå kondisjonell branching. Kun også ha ukondisjonell branch ved å bruke JMP.
- e) Lengden er 36-bit og maksimal markør er 512 mikroinstruksjoner.

Denne kolonnen er
forbeholdt sensor

This column is for
external examiner

Oppgave 4

a) Instruksjonslengden er lik for alle instruksjonene (32-bit)
opkoden har samme størrelse (5-bit) på tvers.
Instruksjonene er enkle i den forstand at de ikke
liggfører komplekse algoritmer bak instruksjoner.
(simple og generelle).

b) MOVC bruker immediate.

c) NOP og RT er 0-adr. instruksjoner.

d) Går gjennom koden linje for linje.

1) R_1 lastes med verdien $0x00000055$

2) R_2 ——— 11 ——— $0x000000AA$

3) $R_1 = R_1 + R_2 = 0x00000055 + 0x000000AA$
~~Minneaksjon $0x00000055$ lagres i minneaksjon $0x000000AA$~~
 ~~$= 0x00000055 + 0x000000AA = 0x00000055$~~

3) $0x00000055$ lagres i minneaksjon $0x000000AA$
 $\Rightarrow 0x000000AA \xrightarrow{\text{adr.}} 0x00000055$

4) $R_1 = R_1 + R_2 = 0x55 + 0xFFFF0000 = 0xFFFF0055$

5) $0xFFFF0055$ lagres i minneaksjon $0xFFFF0000$
 $\Rightarrow 0xFFFF0000 \xrightarrow{\text{adr.}} 0xFFFF0055$

6) $R_1 = 0x00000055 = 0x55$

Denne kolonnen er
forbeholdt sensor
This column is for
external examiner

$$7) R_{16} = 0x55$$

$$8) R_1 = R_1 + R_{16} = 0x55 + 0x55 = 0xAA$$

9) ~~R₁~~ Sammenlign R_1 og R_2 .

V_1 har $R_1 = 0xAA$

og $R_2 = 0xAA$

så $R_1 = R_2$ og Z-flagget settes til 1.

10) Branch til $0xAA$ siden $Z=1$. $PC = 0xAA$

R_1 har verdien $0xAA$ etter koden har kjørt.

Oppgave 5

a) Gj. snitt. aksesstid blir

$$\bar{T} = t_{\text{cache}} + (1 - \mu_{\text{hit}}) t_{\text{ram}}$$

$$\Rightarrow \bar{T} = 10 \text{ ns} + (1 - 0.9) \cdot 100 \text{ ns}$$

$$= \underline{\underline{30 \text{ ns}}}$$

b) ~~Maximal~~ Maximal klokkefrekvenser gitt av tregeste enhet..

$$1) f_{\text{max}} = \frac{1}{t_{\text{execute}}} = \frac{1}{15 \text{ ns}} = \underline{\underline{66.7 \text{ MHz}}}$$

$$2) f_{\text{max}} = \frac{1}{t_{\text{oprand}}} = \frac{1}{7.5 \text{ ns}} = \underline{\underline{133.3 \text{ MHz}}}$$

3) Vi må da se på summen av alle. For både fig. 7 og 8 er ~~en~~ summen (totaltid)

Denne kolonne er
forbeholdt sensor

This column is for
external examiner

37,5 ns. Det gir ~~37,5 ns~~

$$f_{\text{maks}} = \frac{1}{37,5 \text{ ns}} = 26,7 \text{ MHz}$$

- 4) Det gir spesielt utfordringer iht. ^{kondisjonell} branching.
Det er fordi man må vite resultatet av
kondisjonstesten før man kan utføre neste instruksjon.
Hvis man ikke vet det eller tipper feil må
pipelinen tømmes som koster bort mange klokke-
sykler. ~~Jo dypere pipelinen er jo større sjansen~~
~~er det~~

Vi kan også ha problemer med avhengigheter.
Hvis en linje med kode er avhengig av at
den forrige linjen er ferdig må writelock
delen av den forrige bli utført ofte før gammel
delen av den nåværende.

Jo dypere pipelinen er jo dyrere er det
tømme den og jo større sjansen er det for
avhengigheter.

Denne kolonne er
forbeholdt sensor

This column is for
external examiner

c) Vi kan legge inn en dedikert fetch enhet som
henter instruksjoner og inkrementerer PC.

Vi kan innføre et samlebånd (ved å bruke
vipper). Dette vil la oss dele opp utførelsen
i flere steg og øke klokkefrekvensen.