MCS-51单片机系统扩展

*存储器扩展

- 外部程序存储器扩展
- 外部数据存储器扩展

- *外部I/O口扩展（8255、8155）

外部程序存储器的扩展

- **ALE**：低8位地址锁存控制
- **PSEN**：外部程序存储器读选通信号
- ——将指令码读入单片机
- 地址锁存器：
  - **74LS373**
  - **8282**
  - **74LS273**

8位地址锁存器　74LS373、8282





74LS373、8282 功能		
锁存	输出允许	输出
G(STB)	$\overline{OE}$	Qi
1	0	Di
┘	0	不变
×	1	Z

外部数据存储器的原理

- $\overline{WR}$、$\overline{RD}$：外部数据存储器控制器
- 数据存储器与程序存储器地址可完全重叠（控制信号、指令代码不同）
- 数据存储器与I/O口及外设为统一编址，使用相同的指令代码

地址译码技术

- （1）线选法：适用于I/O口的扩展
- （2）全地址译码：
  - 低位地址为芯片的片内地址
  - 高位地址为片选地址



(a) 74LS138引脚

74LS138 功能

$G_1G_{2A}G_{2B}$	C B A	输　　出
1 0 0	0 0 0	Y_0=0, 其余的为 1
1 0 0	0 0 1	Y_1=0, 其余的为 1
1 0 0	0 1 0	Y_2=0, 其余的为 1
1 0 0	0 1 1	Y_3=0, 其余的为 1
1 0 0	1 0 0	Y_4=0, 其余的为 1
1 0 0	1 0 1	Y_5=0, 其余的为 1
1 0 0	1 1 0	Y_6=0, 其余的为 1
1 0 0	1 1 1	Y_7=0, 其余的为 1

译码片选法

$\overline{Y}_0$、$\overline{Y}_1$、$\overline{Y}_2$分别连接三片存储器的片选端$\overline{CE}_1$、$\overline{CE}_2$、$\overline{CE}_3$

各片存储器芯片分配地址：

Ⅰ：0000H～1FFFH

Ⅱ：2000H～3FFFH

Ⅲ：4000H～5FFFH



接口电路

- 微机通过三总线进行数据交换的外部对象可分为两大类
  - 一类为半导体存储器(由于与**CPU** 的电平相同数据传送格式及速度相对一致因此**CPU** 与半导体存储器之间的数据交换方式及电路联结形式也是相对固定的)
  - 一类为外设**I/O** 设备

- 而对于外设则千差万别
- 外设要想直接通过三总线与CPU 相连则会存在以下主要问题：
- 1、外设的数据收发及处理执行速度远慢于微机且各外设速度互不相同
- 2、有些外设为串行数据传送方式
- 3、有些外设信号电平与微机不一致
- 4、有些外设只接受模拟信号

- 接口电路:是用来解决计算机硬件核心与多种外设交换信息所面临的各种问题的一类功能部件。多数为集成电路接口芯片的形式也有部分是由分立元件构成的。有些专用的接口电路是与外设直接做在一起的如**A/D D/A** 卡打印机等。

- 而较为通用的接口电路则做在计算机内如串行接口和并行接口

- 例如通用的并行数据接口电路**8255**
- 通用的串行数据接口电路**8250 8251**

- 接口电路还有一些用于辅助**CPU**进行系统管理控制协调各外设共享**CPU** 的电路
- 例如定时/计数器**8253**
- 中断控制器**8259**
- **DMA** 控制器**8237** 等

接口电路(芯片)的主要功能

- 1、 可以暂存一定的数据(CPU 发给外设的或外设发给CPU 的)
- 2 、可以接受CPU 的命令并按其完成指定的操作
- 3 、可以将自己的工作状态反映出来供CPU 了解
- 4 、有些接口电路可根据内部工作情况自动产生中断信号

可编程并行接口芯片8255

用于扩展单片机并行I/O接口。

一. 结构

1. 3个8位并行I/O接口
PA、PB和PC
包含I/O数据锁存器
控制寄存器
状态寄存器。

2. 2组控制
A组：PA和$PC_{0\sim3}$
B组：PB和$PC_{4\sim7}$



3. 3种工作方式：

基本I/O：　输出锁存，输入三态，不用联络信号。

应答式I/O：输入/输出均锁存，C口用于传送联络信号，读C口可了解外设当前状态。

应答双向式：A口为双向I/O，C口用作A口双向传送的联络信号线

二. 引脚定义



引脚信号	引脚号	引脚名称与功能
V_{CC}	26	电源的+5 V 端
GND	7	电源的 0 V 端
RESET	35	复位信号输入端。使内部各寄存器清除，置 A、B、C 口为输入口
$\overline{WR}$	36	写信号输入端。使 CPU 输出数据或控制字到 8255A
$\overline{RD}$	5	读信号输入端。使 8255A 送数据或状态信息 CPU
$\overline{CS}$	6	片选端

引脚信号	引脚号	引脚名称与功能
A1、A0	8、9	地址总线的最低 2 位。用于决定端口地址：如 A1A0 为 00，是 A 口；A1A0 为 01，是 B 口；A1A0 为 10，是 C 口；A1A0 为 11，是控制字寄存器
D7~D0	27~34	双向数据总线
PA7~PA0	37~40 1~4	A 口的 8 位 I/O 引脚
PB7~PB0	25~18	B 口的 8 位 I/O 引脚
PC7~PC0	10~13 17~14	C 口的 8 位 I/O 引脚

例求8255口地址：

解： A口 (7F00H)，

B口 (7F01H)，

C口 (7F02H)，

控制口 (7F03H)



(三)读写控制线

RD，WR控制计算机与8255之间的信息传送和流向

(四)复位线

RESET高电平复位，使内部寄存器全部清零。

工作方式控制字A1 A0=1 1



端口C 的位状态设置命令A1 A0=11



8255编程规定

8255初始化编程：往控制口写入控制字，确定8255工作方式。

方式选择控制字：D7=1

C口置位/复位控制字：D7=0

控制字	D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0
方式	**1**	**A 组方式**		**PA**	**$PC_{4\sim7}$**	方式	**PB**	**$PC_{0\sim3}$**
置/复位	**0**				位选择			**1 / 0**

举例

8255PA口方式0输出单片机片内RAM数据，PB口方式1输入…。

```
PIOS:     MOV   DPTR，#7F03H；控制口地址
          MOV   A，#86            ；写控制字
          MOVX  @DPTR，A     ；设工作方式
          MOV   DPTR，#7F00H；PA数据口地址
          MOV   A，@R0            ；取RAM的数据
          MOVX  @DPTR，A     ；由PA口输出
                …
```

可编程多功能接口芯片8155

- 256字节RAM
- 3个并行口$PA_{0\sim7}$、$PB_{0\sim7}$、$PC_{0\sim5}$
- 1个14位定时器。

8155逻辑结构及引脚



(a) 8155逻辑结构；(b) 8155芯片引脚图

8155内部端口编址

AD7	AD6	AD5	AD4	AD3	AD2	AD1	AD0	端　　口
×	×	×	×	×	0	0	0	命令状态寄存器(命令/状态口)
×	×	×	×	×	0	0	1	PA口
×	×	×	×	×	0	1	0	PB口
×	×	×	×	×	0	1	1	PC口
×	×	×	×	×	1	0	0	定时器低8位
×	×	×	×	×	1	0	1	定时器高8位

8155命令控制寄存器格式



8155与单片机的扩展连接



RAM地址范围： **7E00H~7EFFH**

I/O端口地址：

命令/状态口	**7F00H**
PA口	**7F01H**
PB口	**7F02H**
PC口	**7F03H**
定时器低字节	**7F04H**
定时器高字节	**7F05H**

8155模块


LED1
LED2
LED3
LED4
LED5
LED6
GND
3/8
UA2003
VCC
VSS
CLAMP
COMMON
74LS164
CLK
RST
PA0
PA1
PA2
PA3
PA4
PA5
PA6
PA7
PB0
PB1
PB2
PB3
PB4
PB5
PB6
PB7
PC0
PC1
PC2
PC3
AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7
RESET
CE
RD
WR
ALE
IO/M
TIMERIN
TIMEROUT
SW DIP-8
IRAC
RST
STEP
MON
HERE
GO

74LS164

Function Table

Inputs				Outputs			
Clear	Clock	A	B	Q_A	Q_B	...	Q_H
L	X	X	X	L	L	...	L
H	L	X	X	Q_{A0}	Q_{B0}	...	Q_{H0}
H	↑	H	H	H	Q_{An}	...	Q_{Gn}
H	↑	L	X	L	Q_{An}	...	Q_{Gn}
H	↑	X	L	L	Q_{An}	...	Q_{Gn}

H = HIGH Level (steady state)
L = LOW Level (steady state)
X = Don't Care (any input, including transitions)
↑ = Transition from LOW-to-HIGH level
Q_{A0}, Q_{B0}, Q_{H0} = The level of Q_A, Q_B, or Q_H, respectively, before the indicated steady-state input conditions were established.
Q_{An}, Q_{Gn} = The level of Q_A or Q_G before the most recent ↑ transition of the clock; indicates a one-bit shift.

仿真器与综合实验仪的连接：