面向 稀疏计算 的 Cache 控制器微架构优化

2026.9 – 至今

基于 CV-HPDcache，以多行并行 SpMV 为代表负载

项目背景

稀疏计算通过只存储和处理非零元素减少开销，
但索引驱动的间接访存可能限制数据供给与计算吞吐。

研究场景

多行并行稀疏矩阵乘向量（SpMV）

核心问题

支持多个未完成请求，
发送与回填仍可能让后续访问等待

项目目标

提高应用吞吐

以 PPA 判断收益是否值得

个人工作

负载建模与瓶颈定位

控制器 RTL 改造与验证

应用性能与 PPA 评估

Cache： SystemVerilog RTL · SpMV： SystemC 行为模型 · PPA： Cache 级布局前估算