改动一： miss 接收与发送解耦

发送端短时受阻时，用有限队列继续接纳 miss

原设计：发送状态限制准入

SEND 期间，准入 ready = 0



A 等待发送时， B 可能进入 RTAB 等待

修改后：队列吸收短时反压

准入 ready 按下一拍剩余信用判断



有信用时可先接纳 B ，队列满时仍等待

MSHR 8 项 / RTAB 4 项保持不变； FIFO 只存行地址与 MSHR 编号，每项已拥有一个 MSHR

改动二： refill 提前授权

普通 load hit 完成响应时，同拍完成 refill 授权

load 的 SRAM 读取已结束，回填写入从授权后的下一拍开始。



移除一次授权等待，回填提前一拍启动

满足重叠条件的时序示例

条件： load hit 本拍完成，无遗留 S2 工作；授权拍不接收新 S0 请求。

授权拍确认 MSHR ， Data 与 Tag 仍分拍写入； store / AMO 等请求沿用原调度

改动三： Tag / Data 交错调度

回填占用一类阵列时，让独立 load 使用另一类阵列

改动后：两拍交错使用阵列

	t： 回填 DATA 拍	t+1： 回填 DIR 拍
Tag / 目录	**读 B 的 Tag**	写 A 的目录
Data	写 A 的 Data	**读 B 的 Data**

B 的执行过程

A： 正在回填的请求

B： 新来的普通 load

t： 接纳 B，保存到 S1

t+1： 保持 B，读取 Data

t+2： 原 S1 处理 B

命中返回，或走 miss / RTAB

准入条件：跨 set 的普通 load， RTAB 为空且 S1 / S2 空闲；冲突时沿用原调度。

原调度： B 在 t+2 接纳， t+3 处理。

交错后： B 在 t 接纳， t+2 处理；本例提前一拍进入正常 S1 处理。

复用既有 S1，新增 pending 状态与地址选择；不增加 Cache 容量和 SRAM 端口