
原项目： CV-HPDcache 总体微架构

上游官方架构图；本项目定位在 Miss Handler 与流水线授权控制两处。



A 发送路径

Miss Handler 内部
发送状态会影响新 miss 准入
详见第 3 页


B 回填授权

Refill → 流水线仲裁
S1 未空时需要继续等待
详见第 4–5 页

原图来源： OpenHW / CEA
docs/source/images/
hpdcache_core.svg

修改后：两处调度改造的集成视图

简化读路径；绿色表示新增或修改逻辑。原有写缓冲、 AMO / CMO 等独立路径未展开。



两处改动改变调度时机；图中 MSHR 与 RTAB 容量仍为 8 / 4 。


实线：请求 / 数据与操作方向 虚线：控制或响应；未展开全部端口连线。

改动 1： miss 接收与发送解耦

已有多个 MSHR，但发送通路的暂存与准入能力仍可能受到下游反压限制。

原设计｜发送状态限制新 miss 准入


MissIssueDecoupleEnable = 0



发送未完成时，新 miss 可能进入 RTAB 等待。

修改后｜有限队列吸收发送反压

MissIssueDecoupleEnable = 1



仍有信用时，可先接纳下一笔 miss；满时仍需等待。


新增的是待发送元数据缓冲，不存 cacheline 数据； FIFO 中的每一项已拥有一个 MSHR。

改动 2： S1 hit 完成与 refill 授权重叠

只改变 refill 的授权资格；原有数据写入、目录更新与响应通路继续使用。


原设计 | S1 为空时才授权

RefillEarlyGrantEnable = 0



修改后 | 允许安全的旧 hit 完成时授权

RefillEarlyGrantEnable = 1




重叠的是“ hit 响应 + refill 授权”； S0 仍不接收新请求， refill 数据下一拍才写入。

为什么能省一拍：授权提前，数据写入时序仍分开

例：正常、需要返回响应的 load refill ； hit 的 SRAM 读取已在前一拍发起。

只消除一次可避免的准入等待；不表示增加 SRAM 端口，也不表示两个响应同拍返回。



资格检查：普通 core load hit 正常完成；无重放 / ECC 恢复；无新旧 S2 工作及其他控制器占用。

原型配置： lowLatency 、 MSHR regbank 、 response feedthrough 、整行单拍 refill 、单字请求。