

Cadence Allegro PCB Design Solution

随着半导体工业的发展，产生了越来越多的新型半导体器件，这也对设计带来了更大的技术挑战，比如器件引脚越来越多，而引脚间距越来越小，如BGA器件。此外，新型器件所应用的标准接口，如DDR3，DDR4，PCI Express Gen3，USB3.0等，需要采用新的方法进行电路设计。为了解决这些问题，PCB设计人员需要找到更好的解决方案来应对新技术带来的各种挑战。

Allegro PCB Design Solution

Allegro PCB Designer是可扩展的，经过反复验证的PCB设计工具，可以适应于对缩短设计周期和可预测设计结果所带来的技术和设计方法的挑战。产品由Base模块和Option附加模块组成，PCB Design Solution通过一个完全集成的设计流程进行PCB Layout设计。Allegro PCB Designer(Base模块)包含一般的、通用的约束管理解决方法、PCB Editor、自动/交互布线器和用于机械制造的CAD接口。PCB Editor提供了完整的布局布线环境--从基本的PCB平面规划(Floor-planning)、布局、布线到布局复用(Placement Replication)、高级互连设计规划(Interconnect Planning)--从简单设计到复杂设计。

Benefits

- 提供了可靠的、可扩展、简单易用的PCB编辑和布线解决方案。
- 通过约束-驱动PCB设计流程减少不必要的重复。
- 支持对物理规则、间距规则、制造，装配和测试(DFx)、高密度互连(HDI)和电气规则的设置。
- 以一般的、通用的约束管理系统为特色，进行从前到后约束的创建、管理和验证。
- 为第三方开放了应用环境，提高了生产率，同时提供了工具集成的方法。




Figure 1: Allegro PCB Design solution brings together all the tools needed to design simple-to-complex PCBs

PCB Editor Technology

Constraint-Driven PCB Editor Environment

Allegro PCB Designer的核心是PCB Editor。这是一个直观的，简单易用的约束-驱动编辑环境，适用于从简单到复杂的多层电路板的设计。其多样的特性很大程度满足了生产和设计的要求。

- 强大的PCB平面规划(Floor-planning)和布局工具，包括布局复用(Placement Replication)设计。
- 强大的基于形状的推挤布线、交互式贴线布线，高效的互连环境提供实时的线长和时序的显示。
- 动态覆铜在布局布线过程中提供了实时铜皮填充和挖空功能。
- PCB Editor能生成一套完整的底片，裸板制造和测试输出报告，包括RS274x格式的Gerber文件，钻孔图和多种格式的裸板测试报告。

Constraint Management

约束管理器实时显示了物理/间距规则和高速规则以及它们的状态（依据当前设计状态），并且可适用于设计过程中的所有阶段。每个工作表提供了一个电子数据表界面，用户可以以层级的方式定义、管理和验证不同的规则。

有了这种强大的应用功能，设计人员可以通过图表方式来创建、编辑和查看约束设置。设置完成后，退出电子表格，布局布线就会依据约束规则来执行。

约束管理器系统完全集成到PCB Editor产品中，约束就可以随着设计的进行而被实时的确认。

确认的结果用图形的方式来表示是否满足约束规则，绿色代表满足约束规则，红色代表不满足。这可以使设计者通过电子数据表及时查看设计进度，以及设计变化产生的影响。



Figure 2: Allegro PCB Design solution brings together all the tools needed to design simple-to-complex PCBs

Floorplanning and Placements

PCB设计的约束规则-驱动方法提供了强大的、灵活的布局功能，包括交互式布局和自动布局。布局时可以将器件或子图摆放到特定的“room”中，还可以按照元件标号(reference designator)、元件类型/封装类型、网络名称、物料编号(part number)或原理图页码来摆放元件。

当今的板子由数以千计的器件构成，高效准确的管理就变得非常关键。实时的装配分析和反馈有利于更好的管理—按照公司或EMS准则来摆放器件，有助于提高生产率和效率。DFA在交互式摆放过程中提供了实时的封装到封装间距的检查(figure2)。设计者依据封装的边到边(side to side)，边到元件底部(side to end)来摆放器件，达到最理想的布线、生产和信号时序状态。

Placement Replication

通过布局复用(Placement Replication)，设计者可以对多个类似电路进行布局和布线。用户将其中一个已经布局或布线好的电路作为模板，模板可以应用到其他类似的电路中。操作过程中用户可以对电路进行翻转或镜像操作。

当电路从顶层翻转到底层，所有相关元素，包括盲/埋孔都会自动匹配层面。

Display and Visualization

所有产品的PCB编辑器中都内置有3D浏览器。3D环境支持多种过滤选项，视图浏览，图像抓拍等，例如可进行立体显示，透明度和相框的设置，还可以通过鼠标进行缩放和旋转操作。3D视图也支持复杂过孔结构和孤铜的显示。通过相关指令可以打开多窗口显示，3D图像可以保存为JPEG格式。(figure 3)

Flipboard功能指电路板以Y轴为对称轴进行翻转，翻转后由原来的顶层到底层的显示变成底层到顶层的显示。对于在实验室的硬件工程师或在生产车间的测试工程师，在CAD系统对底层电路板的查看是至关重要的。Flipboard模式下不仅可以查看电路板，还可以对设计进行修改。




Figure 3: Built-in 3D viewer allows reviewing of a section of the board or complex via structures with pan, zoom, rotation and spinning to reduce iterations with mechanical design teams or PCB fabricators without introducing errors.

Interactive Etch Editing

PCB Editor提供了强大的交互式布线功能，最大程度地提高了布线效率。用户通过选择优先推挤式“shove-preferred”，优先贴线式“hug-preferred”和贴线式“hug-only”来实现实时的，基于形状和任何角度的推挤走线的功能。

在布线过程中，用户可以进行实时的走线延迟和动态线长显示。交互式布线同时允许许多网络的群组布线，可以对具有高速线长或延迟约束的网络进行延迟调节(delay tune)操作。

Multi-Line Routing

Multi-Line Routing允许用户将多条线以组的方式进行快速布线。与“hug-contour”选项一起，帮助用户在刚性-柔性板(rigid-flex)的弯曲部分进行快速布线，几分钟就可完成布线，而传统布线可能得花几小时。“Hug-contour”使走线与板的弯曲部分弧度保持一致。(figure4)




Figure 4: Multi-line routing with contour hug option accelerates through no-click on flex section of the PCB designs

PCB Manufacturing

可以生成一套完整的底片、裸板制造、测试输出报告，包括RS274x格式的Gerber文件，钻孔图和多种格式的裸板测试报告。更重要的是，cadence通过它的Valor ODB++接口（ODB++是一种比gerber数据更全的制造格式），支持Gerberless制造。ODB++数据格式可以为高质量的gerberless制造产生准确可靠的数据。

High Speed Option

一些标准的高级接口如DDR3、DDR4、PCI Express、USB3.0的应用越来越广泛，一系列相关的电气规则约束就要添加到PCB设计中。

Allegro PCB Designer通过"High-Speed"模块选项，可以快速、简单的添加一些高级接口的约束。它提供了大量的电气规则来确保PCB设计满足这些高级接口的规范。此外，还允许用户进行高速规则的扩展。

High Speed模块允许用户针对信号的拓扑来建立设计。信号的拓扑包含一些布线参数和规则，比如靠近驱动或者接收器来放置一个信号的末端电阻。如果信号的拓扑和相关的拓扑的规则不确定，规则-驱动的PCB设计系统通过规则管理器提供反馈，以便尽可能快的确保问题的解决。

High-Speed选项还支持检查信号传输过程中过孔、连接器、引脚和IC封装内部die2die内部传输时的匹配长度或者延时情况。它包含识别一段穿过挖空区域的走线（避免因回流路径引起设计迭代），支持背钻（去除孔中的多余部分，减小天线效应），通过HighSpeed设计设计环境，至少可以将关键信号时序设计的效率提高60%-70%。

Accelerated Timing Closure

随着信号速率的增加和电源电压的降低，像DDR3

DDR4, PCIe, SATA等，PCB设计人员必须花费更多的时间来确保接口信号满足时序要求。随着PCB上器件密度的增加，努力减小时序要求误差，来确保所有信号满足时序要求，PCB设计人员需要新工具来满足日益复杂的挑战。

Timing Vision

Timing Vision是一个创新的独一无二的环境，它可让用户生动地看到布线图上实时的延时和相位信息。传统上，评估当前时序/长度，要通过规则管理器或show element命令。使用嵌入式走线引擎来评估复杂时序约束和相关信号线，显示当前的信号走线状态-DDRx字节通道或一个完整DDRx接口-通过自定义走线颜色，点画模式和自定义数据提示信息来定义延时问题。

基于嵌入式走线引擎，Timing Vision为用户提供了实时反馈，如DDRx, PCIe等Bus的时序问题。加上自动-交互相位绕线（AiPT）和自动-交互延时绕线（AiDT）能力，用户可以加速绕线，如DDRx信号网络设计就只需要传统方法的三分之一的时间，大幅提升设计效率。

AiPT

如DDRx信号的接口部分存在一些差分对走线，这往往要求设计者控制静态匹配和动态相位。在绕其它信号线之前，所有差分对的相位匹配是首先要做的。AiPT自动匹配所选中的动态和静态相位，它需要设置一些参数，这些参数允许用户使用一些选项来控制走线加长或缩短以及焊盘延伸的方式进行。使用AiPT，用户可以明显的缩短差分对的静态匹配和动态相位的时间。

AiDT

使用传统手动的方法处理信号（如DDRx）的延时需要花费很多的时间，AiDT可以在用户定义的时序约束和绕线参数的基础上自动生成所选走线的绕线模式。AiDT计算已连接走线的要求长度来满足时序约束，如果增加绕线方式，可以利用推挤方式来绕线。（见Figure 5）




Figure 5 : AiDT shortens time to tune high-speed signals by 50% or more.

Backdrilling

High-speed模块允许用户指定关键高速线的过孔，背向钻孔来避免反射。输出报告（Bottom层，Top层或任意层的Backdrill NC和Legend文件）允许用户给PCB制造商发送背钻说明。

Miniaturization Option

Constraint-Driven HDI Design Flow

由于BGA器件管脚间距都在1mm-0.8mm以下，甚至更低至0.65mm或0.5mm。设计人员不得不利用高密度互连技术（HDI）进行PCB设计。

但是在许多设计中微型化并不是首选的。当BGA器件每侧有三到四列引脚时，对其进行fan out时微型化设计是必须的。

Allegro PCB Designer通过“Miniaturization”选项为用户提供已认证的约束-驱动HDI设计流程，并且附带广泛的用于不同体系HDI的约束，可实现从混合创建/核心集成到一个完整的创建过程，如ALIVH。

此外，可以自动创建HDI缩短设计时间。

Embedded Component

减小板子的大小有多种途径。其中一种就是将器件嵌入到板层中。Allegro PCB Designer通过“Miniaturization”选项提供了内嵌器件布局布线的解决方案。支持传统的直接连接和新的间接连接技术。同时提供了对挖空区域(cavities)的建立和管理。

Design Planning Option

与总线相关的高速约束、高密度设计需要花费大量时间进行规划和布线。与当今器件的高密度问题结合，产生了新信号等级和特殊的拓扑需求，毫无疑问，传统CDA工具和技术已不能满足设计的需求。全局布线环境(GRE)提供了新的技术和解决方案，同时满足了设计意图。通过互连流程设计体系和全局布线引擎，用户将试验和设计意图放入一个工具中，此工具可以按照设计者意图进行工作。

用户创建抽象的互连数据(通过互连流程设计体系创建)，通过全局布线引擎能够快速找到解决方法并进行验证。互连体系减少了系统需要处理的数据量-从上万数据降到几百数据-明显的减少了人工工作量。应用抽象数据，通过提供与数据和设计意图相关的可视的/立体的图s表，设计和布线进程被加速，布线引擎将自动处理布线过程中的细节问题，同时满足特殊设计意图，而不需要设计人员同时查看和解决布线中的问题。

这一重要的将设计简单化的工具意味着用户找到了一个成功的快速且简便的解决方法，提高了设计效率和生产率，缩短了设计周期。(figure6)



Figure 6: Allegro interconnect Flow Planner technology allows users reduce layer counts and shorten design cycle through design planning

AiBT

自动-交互式 Breakout 技术(AiBT)允许用户从头至尾的规划信号走线，提高用户设计效率。AiBT可以被用于设计新的，分割Bundle信号簇的顺序动态调整，以此来实现更高质量更合适的缩短走线时间。(见Figure7)。




Figure 7: Split View allows working on both ends of a zoomed-in interface

Analog/RF Option

Allegro PCB Designer通过“Analog/RF Design”选项为用户提供混合信号设计环境。从原理图到布局、反标，可以将RF设计效率提高50%。允许工程师在Allegro PCB设计环境中创建、集成并更新模拟/射频/微波电路与模拟/数字电路。其丰富的布线功能和强大的射频仿真工具接口，允许工程师在Allegro Design Authoring, Allegro PCB Designer和Agilent ADS中进行设计。

Team design option

为了应对缩短设计周期的挑战，全局分板设计功能在不断提升。手工实现多用户设计费时，速度慢，并且容易出错。

Allegro PCB的分板设计技术提供了多用户并行设计的方法，缩短了设计时间。多个设计人员共享一个layout并通过独立的模块数据库单独工作，而不用考虑整个团队成员是否在一起毗邻。将设计分为多个部分由团队中的不同人员分别进行编辑。设计可以纵向划分(按不同的section)，也可以横向划分(按不同的layer)。每一个设计人员都可以看到所有的分板，并且能更新视图来监控其它设计部分的状态和进度。这种分板设计可以大幅缩短整体设计的周期，加快设计进程。

Routing Option

PCB布线技术集成于PCB编辑器中。通过PCB布线器接口，所有设计信息和约束规则自动从PCB编辑器传送过来，布线完成后，所有布线信息又自动传送回PCB编辑器。

不断增加的设计复杂度、高密度、高速设计规则使得手动布线变得困难且费时。自动布线技术可以解决这一问题。强大的自动布线器包括批量布线模式，含有广泛的用户定义的布线策略控制和内建的自动策略能力。

DFM Rules-Driven Autorouting

Allegro PCB布线器中的DFM功能显著的提高了产出率。

用于manufacturing的算法提供了一种扩展功能，可以在间距允许的基础上自动增加导体的间距。自动导体扩展功能通过导体重新定位，创建导体到引脚、导体到表面贴焊盘的多余空间，调整导体片段，有助于提高生产制造力。用户可以灵活定义间距范围或使用默认间距。

布线过程中可以添加倒角和测试点。生产算法自动应用最佳缩进范围，从最大值开始，到最小值。自动插入测试用过孔或焊盘作为测试点，测试用过孔可以在板顶层，底层或两层都插入。设计人员可以灵活选择测试点插入方法来满足生产制造的要求。测试点可以被固定以避免测试夹具的修改。测试点约束包括：test probe surface, via sizes, via grids, minimum center-to-center distance。

High-Speed Constraints-Driven Autorouting

高速布线约束和算法处理差对、网络走线拓扑、延时、

串扰、分层布线和高速电路中一些特殊的需求。自动布线算法可以智能处理通孔附近的走线，自动遵循定义好的线长和时序准则。个别的设计规则可以应用到设计的不同区域，例如：在设计的连接器区域可以指定严格的间距规则来进行布线，在其它区域可以允许有误差。

Manufacturing Option

Allegro PCB Designer Manufacturing 模块提供了一个综合的、强大的、易用的工具套装，这有助于设计师来简化产品设计-生产的过程，提高PCB生产效率和成本效率。它包含三个模块：设计制造(DFM)检查程序，文档编辑器和拼板编辑器。

DFM Checker

Manufacturing模块中的DFM检查器为工程师提供了在PCB设计任何阶段中进行便捷的设计制造分析能力，DFM检查器为所有主流PCB设计工具提供全面的数据分析和设计输出，如Gerber光绘文件，智能制造文件和NC钻孔数据，确保提供给制造商的内容延误最小化。

Documentation Editor

Manufacturing模块中的文档编辑器为PCB设计文档的专业化设计输出标准化制作工具，它可以使文档制作的过程自动化，与传统方法相比提高了时间成本，文档编辑器可以快速创建制造图纸来加速PCB的制造和装配进度。

Panel Editor

Manufacturing模块中的拼板编辑器模块可以智能的自动的创建复杂的拼板文档，简化拼版设计过程。该解决方案使得设计师快速创建电子版的制造文档，为成功制造装配和检查设计提供明确的拼板规范和说明。

Design Data Transfer to Manufacturing

提供一整套的制造数据集，如胶片工具，裸板制造和测试数据输出、包含Gerber 274x光绘数据、NC Drill钻孔数据，和各种格式的裸板测试数据的生成，更重要的是，通过输出和输入IPC-2581格式的设计数据，Cadence支持面向Gerber-less制造。IPC-2581数据通过一个单一的文件创建准确可靠的高质量制造数据，用户可以选择输出一个设计文件的IPC-2581数据以保护它们的IP设计原始数据，从而代替设计中的光绘数据。

Operating System Support

Allegro Platform Technology

- Sun Solaris
- Linux
- IBM AIX
- Windows

OrCAD Technology

- Windows

Allegro PCB Designer Base Plus Options Features

Feature主要功能展示	Allegro PCB Designer
Allegro Design Authoring(Design Entry HDL)	●
Allegro Design Entry CIS	●
约束管理器：物理规则、间距规则、同组网络约束规则	●
约束管理器：网络属性定义和DRCs	●
约束管理器：创建差分对约束规则	●
约束管理器：创建区域约束规则	●
PCB层面规划（Floorplanning）、布局、布局复用	●
DFA、DFF、DFT	●
布局过程中基于DFA的动态反馈	●
支持IDF3.0, DXF 输入/输出	●
基于EDMD的ECAD-MCAD协同式设计	●
支持3D视图	●
层次式互连满足设计意图和战略规划Flow planning	
高速信号的线长约束规则	●
对于有线长约束的高速信号的约束-驱动流程	●
匹配组、层面设置、扩展网络	●
T型节点的约束设置（引脚到T型节点）	●
6层板自动布线器	●
支持自动布线中的高速设计规则	●
支持自动布线中的板层设计规则	●
Design Planning-空间可行性分析和反馈	Design Planning Option
Design Planning-产生拓扑规划	Design Planning Option
Design Planning-拓扑转换为走线	Design Planning Option
约束管理器：电气规则设置（反射、时序、串扰）	PCB High Speed Option
支持基于电气规则的约束-驱动设计流程	PCB High Speed Option
支持电气约束规则设置/拓扑应用	PCB High Speed Option

Feature主要功能展示	Allegro PCB Designer
支持高级约束中的公式和关联	PCB High Speed Option
高速设计中未使用到的多层过孔自动清理Backdrilling	PCB High Speed Option
支持Die2Die的动态相位延迟、Z轴延迟	PCB High Speed Option
支持关键信号的返回路径管理	PCB High Speed Option
约束管理器：HDI规则设置	Miniaturization Option
微孔及其相关的间距、层叠、via in pad规则设置	Miniaturization Option
HDI约束-驱动设计流程	Miniaturization Option
支持内埋器件进行生产制造规则检查	Miniaturization Option
板层内埋嵌入式元器件设计	Miniaturization Option
对HDI微孔叠层的编辑	Miniaturization Option
支持泪滴式的动态铜箔填充，自动避让走线和过孔	Miniaturization Option
支持按照板边形状轮廓式群组布线（柔性板）	Miniaturization Option
支持内层挖空cavities嵌入式元件	Miniaturization Option
并行设计-按层划分	PCB Team Design Option
并行设计-按功能模块划分	PCB Team Design Option
并行设计-设计平台共享进度	PCB Team Design Option
并行设计-支持在线共享	PCB Team Design Option
参数化的射频布线元素编辑	PCB Analog/RF Option
支持非对称避让	PCB Analog/RF Option
与Agilent ADS的双向接口链接	PCB Analog/RF Option
支持Agilent ADS原理图直接输入到DE-HDL	PCB Analog/RF Option
支持创建RF设计驱动布局布线	PCB Analog/RF Option
支持柔性shape的编辑	PCB Analog/RF Option
256层板自动布线	PCB Routing Option
基于自动布线的DFM规则设置	PCB Routing Option
支持走线自动延伸	PCB Routing Option
支持ATP的生成	PCB Routing Option
支持特殊层面的自动布线	PCB Routing Option
支持可制造性光板分析，焊盘、线路、钻孔、背钻、阻焊丢失和间距等分析	Manufacture Option
支持可装配性分析	Manufacture Option
支持PCB设计网络物理和间距分析	Manufacture Option
智能交叉定位和结果分析	Manufacture Option
Documentation Editor智能文档编辑器	Manufacture Option
Panel Editor拼板编辑器	Manufacture Option
支持不同层的屏蔽走线设计	Productivity Toolbox
支持不同层的信号走线间距检查	Productivity Toolbox

Feature主要功能展示	Allegro PCB Designer
高级镜像走线设计	Productivity Toolbox
支持Polar Grid布局	Productivity Toolbox
支持增加Barcode	Productivity Toolbox
支持Label Tuning丝印自动优化	Productivity Toolbox
支持为过孔Via添加网络	Productivity Toolbox
支持自动对齐到格点	Productivity Toolbox
支持改变某种宽度的几何线线宽和走线线宽	Productivity Toolbox
支持高亮间距规则网络	Productivity Toolbox
支持在PCB Editor中直接创建螺旋电感	Productivity Toolbox
支持快速修改焊盘，类似protel	Productivity Toolbox
支持人性化的修改铜皮，类似WG	Productivity Toolbox
支持自动添加包地线或铜皮	Productivity Toolbox
支持layout后期的Post Processing	Productivity Toolbox
支持Z方向的DRC检查	Productivity Toolbox