

PCB系统设计——从原理图到投产

第一期: PCB系统设计概述

郑凤仙, Principal Customer Engagement Engineer 2021年04月16日

cadence

郑凤仙

Principal Customer Engagement Engineer


- 在PCB行业从业18年,加入Cadence之前, 先后受聘于Mitac、华为技术有限公司
- 熟悉PCB全流程设计,拥有丰富的PCB设 计经验及项目管理经验
- 设计产品包括电脑主板、服务器、路由器等,擅长于PCB精细化设计及质量管控




PCB系统设计——从原理图到投产 系列课程计划

- 1. PCB系统设计概述
- 2. 高效高质量设计原理图
- 3. 原理图重用
- 4. 原理图变量及连接
- 5. 原理图可靠性设计
- 6. 数据管理及发布

通过设计样例,探讨全流程设计









第一期: PCB系统设计概述

PCB系统设计



从概念到框图,细化分解到子系统设计,最终 完成整个产品的开发







导入已有的不同功能模 块,融合后开发出新产 品



PCB系统设计——自上而下

启动新项 增加功能 确定功能 确定子系 明确端口 创建子系 导出子系 保存项目 模块 模块细节 统 细节 统 统

- 产品架构以几何图形展示,架构师的方案在原理图工具中整合,无需第三方工具 (文本/白板等),迈出产品开发项目"集成管理"第一步
- 高效性:与Microsoft Visio和Microsoft PowerPoint的"易用性"相匹配,快速创建功能框图 (FBD)
- 直观性: 图形阐释模块间互连关系
- 可读性: 文字+图形+表格,清晰传递设计需求
- 易用性: Port和Netgroup实现各模块间互连
- 简洁性: 轻松定义子系统
- 协同性: 以项目形式输出到设计组以完成详细的逻辑和物理设计



PCB系统设计——自下而上

• 利用已有设计, 搭建多板连接, 融合设计新产品系统图

搭建系统

- •导入已有设计
- 定义逻辑板
- 定义连接器和 端口

逻辑板连 接关系

- 分配端口
- 连接各端口

验证连接 器兼容性

- 审视子系统端
- П
- 确认模块和连接器

• 再次导入子系 统模块

• 确认连接正确性

变更审视

确认跨板连接通过Netgroup 来审视

端到端审 视 • 检查端口和 PIN的连接

• 审视连接清单

检查连接



System Capture主要功能

全流程简洁高效高质量

- 端到端全流程设计: 框图设计、层次图设计、 指令与设计需求适配,实现"极简化" 设计复用、规则设置等助力高效交付;多维度 质量设计,为产品质量保驾护航



全流程设计 设计者工作得心应手

原理图设计

- **提升多页多变量设计效率**
- 集中管理错综复杂的变量
- 与PCB设计工具紧密交互

设计审查

- □ 自动运行设计审查
- 审查结果清晰分类
- ___ 点击即可定位并修改

设计复用(含规则)

- 直接复用优秀设计
- 不同设计间复用
- 设计内复用只需拷贝粘贴

可靠性设计

- □ 快速仿真审查设计
- 直观简洁的仿真结果
- 快速修改并再次仿真

规则设置

- 物理规则设置
- 电器规则设置
- 差分对设置

电应力设计

- □早期识别器件失效风险
- □ 直观简洁展示结果
- □ 快速修改参数并再次仿真



过程及数据管理

设计数据顺畅流通

工作流程 版本控制 联合搜索 设计变量 管理员按需定制流程 清晰标示并保留每个版本 多个搜索源 集中创建和管理变量 开发设计人员快速接入 多样化搜索维度 随时返回所需版本 小组成员可查看变量 设计工具及数据信手拈来 标签和注释清晰传递变更 细致的搜索结果 导出CSV格式变量列表 实时BOM 生产发布 新部件申请 部件管理 跟进并确保发布最新数据 自动生成实时BOM 新部件申请 清晰管理部件信息 灵活配置需发布数据 随时下载CSV格式的BOM 部件变更申请 确保设计部件同步库部件 确保内部外部数据同源 BOM和原理图交互定位 清晰管理和查阅申请 消除部件不同步问题

原理图迁移(Allegro DE HDL to Allegro System Capture)

· 数据库设置完整,限制性条件检查完成,即可轻松将Allegro DE HDL设计的原理 图直接导入Allegro System Capture,确保设计顺利进行

数据库设置

• 确保 Allegro DE HDL环 境中用到的零件信息可 用

方案一:设置CDS_SITE, 指向设计所需数据库

方案二: 当项目使用本地 库时, 创建项目档案, 并用它来创建新项目

限制性条件检查

- 所有sheets必须有页面边框
- · 数据库可用 (Allegro System Capture可处理 数据库差异,无需其他 操作)
- 零件表文件必须可用
- 反标在打包后才可用
- 原理图中不能有
 Hierarchical-split
 symbols 和Merge body
 symbols

原理图导入

- 用已有 Allegro DE-HDL 设计创建新设计
- 将Allegro DE-HDL设计 以BLOCK方式导入
- 从Allegro DE-HDL设计 中导入指定sheets
- ❖导入block会保留网络的 约束和差分对属性;导入 sheet则没有



原理图迁移 (Allegro DE HDL to Allegro System Capture)

• 操作方法


方案	基于已有的设计新建	Block方式导入设计	导入指定的原理图 (sheet)
操作步骤	 输出Allegro DE HDL的项目包, 或者已有一个设计库齐备的项目 在Allegro System Capture中执 行"File – New – Project from Existing Design" 	直接执行: File – Import – Block(s)	直接执行: File – Import – Sheet(s)
注意事项	CDS_SITE仅在导入过程中读取	带入net所有的约束和差分属性	不带入net所有的约束和差 分属性

• 详细操作指导点击这里



系统设计及功能框图

- · 设计顶层的系统框图和模块 功能图在Allegro System Capture中可以高效完成
- 丰富的图形库
- 各种类型的箭头
- 自由插入图片
- 图片显示可调节
- 文字备注及超链接助力清晰 阐述系统原理及信号流向





系统设计及功能框图 Demo

- Demo演示见录播回放 (23:55) 时间位置
- 录播回放链接:
 - 。电脑端

感谢您的关注与支持!

关注微信公众号"Cadence楷登PCB及封装资源中心"

微信后台回复关键词"PCB系统设计"查看完整课程计划与资料汇总页面,快来系统化地学习吧!

▶ 下期直播: 5月21日 高效高质量设计原理图



扫描二维码关注

☑ 专家培训 ☑ 用户大会

☑ 技术资料 ☑ 会员福利



cadence

© 2021 Cadence Design Systems, Inc. All rights reserved worldwide. Cadence, the Cadence logo, and the other Cadence marks found at https://www.cadence.com/go/trademarks are trademarks or registered trademarks or federal trademarks or federal trademarks or found at https://www.cadence.com/go/trademarks are trademarks or registered trademarks or federal trademarks or federal trademarks or service marks owned by MIPI Alliance. All PCI-SIG specifications are registered trademarks or trademarks or trademarks or trademarks or trademarks are the property of their respective owners.