TP3 compteurs Jean Baptiste NARI

L'objectif de ce TP est de réaliser une architecture permettant de faire clignoter deux LEDs RGB en rouge, vert et bleu. Le pilotage des LEDs se fera à l'aide de machines à états.

Question 1

```
library ieee;
use ieee.std logic 1164.all;
use ieee.std_logic_unsigned.all;
use ieee.numeric std.all;
entity counter unit is
       generic (
       cte : positive := 20;
  port (
               clk: in std logic;
               rstn: in std logic;
               end counter: out std logic
   );
end counter unit;
architecture behavioral of counter unit is
       --Declaration des signaux internes
  --constant cte : positive := 20;
       signal Q: std logic vector(27 downto 0);
       signal end counter int: std logic;
begin
process(clk, rstn)
begin
       if (rstn = '1') then
               Q \le (others => '0');
       elsif (rising_edge(clk)) then
               if (end counter int='1') then
                      Q \le (others => '0');
               else
                   Q \le Q + 1;
```

end if;


end if; end process;

end_counter <= end_counter_int;</pre>

end behavioral;

Question 2

Schéma RTL permettant de compter le nombre de cycles allumés/eteints.



Choix de comptage du nombre de changements d'état, il faudra comparer la valeur à 6 pour detecter 3 cycles allumés/éteints.

Description vhdl du compteur de cycles :

```
library ieee;
use ieee.std logic 1164.all;
use ieee.std_logic_unsigned.all;
entity counter_al is
  generic (
       cte : positive := 6
  port (
               clk: in std logic;
               rstn: in std logic;
               restart : in std_logic;
               end counter al: out std logic;
               end counter 2: out std logic
   );
end counter al;
architecture behavioral of counter al is
       --Declaration des signaux internes
       signal Q: std logic vector(2 downto 0);
       signal end counter: std logic;
       signal end_counter_int_al : std_logic;
       component counter unit
              port (
                                            : in std logic;
                      clk
                                    : in std logic;
                      end counter: out std logic
       end component;
begin
counter_unit_comp: counter_unit
     port map (
       clk => clk,
       rstn=>rstn,
       end counter => end counter
     );
process(clk, rstn)
begin
       if (rstn = '1') then
```

```
Q \le (others => '0');
       elsif (rising edge(clk)) then
               if (restart='1' or end counter int al='1') then
                       Q \le (others => '0');
               else
                       if (end_counter ='1') then
                          Q \le Q + 1;
                       else
                          Q \leq Q;
                       end if;
               end if;
       end if;
end process;
       end_counter_int_al \leq= '1' when (Q = cte - 1) and (end_counter = '1')
                               else '0';
       end_counter_al <= end_counter int al;</pre>
  end counter 2 <= end counter;
end behavioral;
<u>Description vhdl du counter unit :</u>
library ieee;
use ieee.std_logic_1164.all;
use ieee.std logic unsigned.all;
use ieee.numeric std.all;
entity counter_unit is
       generic (
       cte: positive := 20
       );
  port (
               clk: in std logic;
               rstn : in std_logic;
               end counter: out std logic
   );
end counter_unit;
architecture behavioral of counter_unit is
```

```
--Declaration des signaux internes
  --constant cte : positive := 20;
       signal Q: std logic vector(27 downto 0);
        signal end_counter_int : std_logic;
begin
process(clk, rstn)
begin
       if (rstn = '1') then
               Q \le (others => '0');
       elsif (rising_edge(clk)) then
               if (end counter int='1') then
                       Q \le (\text{others} \Rightarrow '0');
               else
                   Q \le Q + 1;
       end if;
end process;
       end_counter_int \leq= '1' when Q = cte - 1
                               else '0';
       end_counter <= end_counter_int;</pre>
end behavioral;
Question 4
Description vhdl du test bench:
library ieee;
use ieee.std logic 1164.all;
entity tb counter v1 is
```

end tb_counter_v1;

```
architecture behavioral of tb counter v1 is
                   : std logic := '0';
       signal rstn
                   : std logic := '0';
       signal clk
                         : std logic := '0';
       signal restart
       signal end counter al: std logic;
       -- Les constantes suivantes permette de definir la frequence de l'horloge
       constant hp: time := 5 ns; --demi periode de 5ns
       constant period : time := 2*hp; --periode de 10ns, soit une frequence de 100Hz
       --constant long time : time := 2000 ms;
       --Declaration de l'entite a tester
       component counter al
              port (
                      clk: in std logic;
                 rstn: in std logic;
                 restart: in std logic;
                 end counter al: out std logic
               );
       end component;
       begin
       --Affectation des signaux du testbench avec ceux de l'entite a tester
       u counter al: counter al
    port map (
       clk => clk,
       rstn=>rstn,
       restart=>restart,
       end counter al => end counter al
    );
       --Simulation du signal d'horloge en continue
       process
  begin
              wait for hp;
              clk <= not clk;
       end process;
       process
       begin
         -- TESTS A EFFECTUER
         rstn <= '1';
         wait for 10ns;
```

rstn <= '0';

wait for 10000ns;

end process;


end behavioral;

Résultat de simulation du compteur réalisé avec un compteur unit.



Le compteur compte bien jusqu'a 6 (de 0 à 5) puis le signal end_counter_al passe à l'état 1 et le comptage repard de 0 pour un nouveau cycle.

Question 5 Représentation de la machine à états



```
Signaux d'entrées : rstn , restart, clk
Signaux internes: end counter al,end counter 2,r int,v int, b int, Q, led on
Signaux sorties: R, V, B
Question 7
library ieee;
use ieee.std logic 1164.all;
use ieee.std logic unsigned.all;
entity tp fsm is
   generic (
      --vous pouvez ajouter des parameres generics ici
-- );
  port (
               clk
                                     : in std logic;
                      : in std logic;
     resetn
                      : in std_logic;
     restart
            : out std logic;
     r
             : out std logic;
             : out std logic
     b
               --a completer
end tp fsm;
architecture behavioral of tp fsm is
  type state is (idle blanc, rouge, bleu, vert); --a modifier avec vos etats
  signal current state: state; --etat dans lequel on se trouve actuellement
  signal next state: state; --etat dans lequel on passera au prochain coup d'horloge
   signal end counter al: std logic;
   signal end counter 2: std logic;
   signal r int: std logic;
   signal v int: std logic;
   signal b_int: std_logic;
   signal Q: std logic;
   signal led on:std logic;
component counter al
               clk: in std_logic;
```

```
rstn: in std logic;
               restart: in std logic;
               end counter al: out std logic;
               end counter 2: out std logic
               );
       end component;
       begin
counter_al_comp: counter_al
     port map (
       clk => clk,
       rstn=>resetn,
       restart => restart,
                 end counter al => end counter al,
                 end counter 2 \Rightarrow end counter 2
    );
process(clk, resetn)
begin
       if (resetn = '1') then
              Q <= '1';
       elsif (rising_edge(clk)) then
                if(end counter 2='1') then
       Q \leq not Q;
                else
                 Q \leq Q;
                end if;
       end if;
end process;
     led on <= Q;
               r \le r int when led on='1'
               else '0';
               v <= v_int when led_on='1'
               else '0';
               b <= b_int when led_on='1'
```

```
else '0';
--v \le not (v int) when end counter 2 = '1';
process(clk,resetn)
          begin
  if(resetn='1') then
     current_state <= idle_blanc;</pre>
                 elsif(rising_edge(clk)) then
                         current state <= next state;
                         --a completer avec votre compteur de cycles
  end if;
          end process;
          -- FSM
          process(current state,end counter al) --a completer avec vos signaux
          begin
 case current state is
   when idle blanc =>
      r int \leq '1';
      v int <= '1';
      b int <= '1';
      if (end counter al = '1') then
          next_state <= rouge; --prochain etat</pre>
      else
          next state<=idle blanc;
      end if;
     --signaux pilotes par la fsm
    when rouge =>
                     r_int <= '1';
      v int \leq 0';
      b int <= '0';
                         if (end_counter_al = '1') then
```

```
next state <= bleu; --prochain etat
  else
      next state <= rouge;
  end if;
 --signaux pilotes par la fsm
when bleu =>
               r_int <= '0';
  v int <= '0';
  b int <= '1';
                    if (end counter al = '1') then
      next state <= vert; --prochain etat
  else
      next state<=bleu;
  end if;
when vert =>
               r_int <= '0';
  v_int <= '1';
  b int \leq '0';
                    if (end counter al = '1') then
      next state <= rouge; --prochain etat
  else
      next state<=vert;
  end if;
end case;
      end process;
```

end behavioral;

Detail sur la structure des composants


La sortie end_counter du module counter_unit passe à travers mon module counter_al (qui utilise le module counter_unit) et est présente sur sa sortie (nomé end_counter_2).

Le module counter_al est utilisé par le composant tp_fsm. C'est dans ce dernier qu'il est nécéssaire d'avoir le signal end_counter_2, afin de créer le signal led_on. Le signal led_on indique si la led est allumée (état haut) ou éteinte (état bas) cette information permet de faire clignoter la led.

```
library ieee;
use ieee.std logic 1164.all;
entity tb counter fsm is
end tb counter fsm;
architecture behavioral of tb counter fsm is
       signal resetn : std_logic := '0';
                       : std logic := '0';
       signal clk
                         : std logic := '0';
       signal restart
       signal r
                     : std logic;
  signal v
                 : std logic;
  signal b
                 : std logic;
       -- Les constantes suivantes permette de definir la frequence de l'horloge
       constant hp: time := 5 \text{ ns};
                                      --demi periode de 5ns
       constant period : time := 2*hp; --periode de 10ns, soit une frequence de 100Hz
       constant u time : time :=1.25 us;
       --constant long time : time := 2000 ms;
       --Declaration de l'entite a tester
       component tp_fsm
               port (
                      clk: in std logic;
                 resetn: in std logic;
                 restart: in std logic;
                         : out std logic;
       \mathbf{v}
                : out std logic;
       b
                : out std logic
               );
       end component;
       begin
       --Affectation des signaux du testbench avec ceux de l'entite a tester
       u tp fsm: tp fsm
     port map (
       clk => clk,
       resetn=>resetn,
       restart=>restart,
       r => r,
       v => v,
       b => b
     );
```

```
--Simulation du signal d'horloge en continue
       process
  begin
               wait for hp;
               clk <= not clk;
        end process;
        process
        begin
         -- TESTS A EFFECTUER
         resetn <= '1';
          wait for 10ns;
         resetn <= '0';
          wait for period;
          assert r='1' report "test fail" severity failure;
          assert v='1' report "test fail" severity failure;
          assert b='1' report "test fail" severity failure;
          wait for u time;
         assert r='1' report "test failr1" severity failure;
          assert v='0' report "test fail" severity failure;
          assert b='0' report "test fail" severity failure;
          wait for u time;
          assert r='0' report "test fail" severity failure;
          assert v='0' report "test fail" severity failure;
          assert b='1' report "test fail" severity failure;
          wait for u time;
          assert r='0' report "test fail" severity failure;
          assert v='1' report "test fail" severity failure;
          assert b='0' report "test fail" severity failure;
         wait for 10000ns;
        end process;
end behavioral;
```

Resultat de simulation:



La machine à états passe de l'état idle_blanc à rouge puis bleu puis vert. Les sorties rvb correspondent bien aux états:

```
idle_blanc r=1 v=1 b=1
rouge r =1 v,b =0
vert v=1 r,b=0
bleu b=1 r,v=0
```

Question 9

Rapport de synthèse:

```
Detailed RTL Component Info:
+---Adders:
        2 Input 3 Bit
                          Adders := 1
+---Registers:
                       Registers := 1
                3 Bit
                2 Bit
                       Registers := 1
                1 Bit
                       Registers := 1
+---Muxes:
        2 Input 3 Bit
                           Muxes := 1
        2 Input 2 Bit
                           Muxes := 1
        6 Input 2 Bit
                           Muxes := 1
        2 Input 1 Bit
                           Muxes := 1
        4 Input 1 Bit
                           Muxes := 3
```

Dans cette sous partie du rapport un registre de 28 bits n'apparait pas.

Alors qu'il apparait dans la partie suivante.

Peut être que l'outil réalise un traitement particulier pour les registres de grande taille (28bits).

Report Cell Usage:

| + | + | ++ |
|----|-------------|-------|
| | Cell Co | |
| + | + | ++ |
| 1 | BUFG | 1 |
| 2 | CARRY | 4 7 |
| 3 | LUT1 | 2 |
| 4 | LUT2 | 30 |
| 5 | LUT3 | 1 |
| 6 | LUT4 | 4 |
| 7 | LUT5 | 2 |
| 8 | LUT6 | 5 |
| 9 | FDCE | 33 |
| 10 | IBUF | 3 |
| 11 | OBUF | 3 |
| + | + | ++ |


Report Cell Usage:

| + | ++ |
|-----|-------------|
| | Cell Count |
| + | ++ |
| 1 | BUFG 1 |
| 2 | CARRY4 7 |
| 3 | LUT2 32 |
| 4 | LUT3 2 |
| 5 | LUT4 4 |
| 6 | LUT5 2 |
| 7 | LUT6 5 |
| 8 | FDCE 33 |
| 9 | FDPE 1 |
| 10 | IBUF 3 |
| 111 | OBUF 3 |
| + | ++ |


Il y a 33 FDCE (Registre à reset asynchrone) : 28 pour le counter unit, 3 pour le compteur d'impulsion, 2 pour la FSM.

Il y a 1 FDPE (registre à set asynchrone) pour la creation du signal led_on. Le signal led_on indique quand la led est allumée ou éteinte.

Schematic:



Le compteur de cycle est le bloc en bleu noté counter_al_comp. Il apparait en un seul block car j'ai fait le choix de créer un module pour le compteur de cycles.



A l'intérieur de notre compteur de cycles on retrouve notre module counter_unit_comp.

Modification du fichier de contraintes:

```
set_property -dict { PACKAGE_PIN H16 IOSTANDARD LVCMOS33 } [get_ports { clk }]; #IO_L13P_T2_MRCC_35 Sch=sysclk create_clock -add -name sys_clk_pin -period 10.00 -waveform {0 5} [get_ports { clk }];#set #RGB LEDs set_property -dict { PACKAGE_PIN L15 IOSTANDARD LVCMOS33 } [get_ports { b }]; #IO_L22N_T3_AD7N_35 Sch=led0_b set_property -dict { PACKAGE_PIN G17 IOSTANDARD LVCMOS33 } [get_ports { v }]; #IO_L16P_T2_35 Sch=led0_g set_property -dict { PACKAGE_PIN N15 IOSTANDARD LVCMOS33 } [get_ports { r }]; #IO_L21P_T3_DQS_AD14P_35 Sch=led0_r #Buttons set_property -dict { PACKAGE_PIN D20 IOSTANDARD LVCMOS33 } [get_ports { resetn }]; #IO_L4N_T0_35 Sch=btn[0] set_property -dict { PACKAGE_PIN D19 IOSTANDARD LVCMOS33 } [get_ports { resetn }]; #IO_L4N_T0_35 Sch=btn[1]
```

Rapport de timing:

| l Endpoint | Total | TNS | Endpoints | TNS Failing | TNS (ns) | WNS (ns) |
|------------|-------|-----|-----------|-------------|----------|----------|
| 3 | | | 0 | | 0.000 | 4.953 |
| | | | | | | |
| | | | | | | |
| l Endpoint | Total | THS | Endpoints | THS Failing | THS (ns) | WHS (ns) |
| | | | | | | |
| 3 | | | 0 | | 0.000 | 0.248 |

TNS et THS sont à 0 il n'y a pas de violation de setup ou de hold.

Chemin critique:

Max Delay Paths

·

Slack (MET): 4.953ns (required time - arrival time)

Source: counter_al_comp/counter_unit_comp/Q_reg[3]/C

(rising edge-triggered cell FDCE clocked by sys clk pin {rise@0.000ns

fall@5.000ns period=10.000ns})

Destination: counter al comp/counter unit comp/Q reg[25]/D

(rising edge-triggered cell FDCE clocked by sys clk pin {rise@0.000ns

fall@5.000ns period=10.000ns})

Question 12

Génération du bitstream et progammation de la carte.

La led clignote blanche au premier démarrage de la carte ou si l'on appui sur le bouton reset.

La led prend les couleurs rouge clignotant, puis bleu puis vert et recommence un cycle avec la couleur rouge.

Le fonctionnement sur carte est conforme à la description.