

UNIVERSIDADE ESTADUAL PAULISTA "JÚLIO DE MESQUITA FILHO"

Câmpus de Ilha Solteira - SP

FULANO DE TAL

INTERFACE GRÁFICA PARA ADMINISTRAÇÃO DE REDE LOCAL COM SOFTWARE LIVRE

FULANO DE TAL

INTERFACE GRÁFICA PARA ADMINISTRAÇÃO DE REDE LOCAL COM SOFTWARE LIVRE

Tese apresentada à Faculdade de Engenharia do Câmpus de Ilha Solteira - UNESP como parte dos requisitos para obtenção do título de Doutor em Engenharia Elétrica.

Especialidade: Automação.

Prof. Dr. Ciclano Orientador Prof. Dr. Beltrano Co-orientador

FICHA CATALOGRÁFICA

Elaborada pela Seção Técnica de Aquisição e Tratamento da Informação Serviço Técnico de Biblioteca e Documentação da UNESP - Ilha Solteira.

Santim, Máira Peres Alves.

S235p

Projeto e implementação com chaveamento de reguladores fuzzy takagisugeno para um conjunto de pontos de operação / Máira Peres Alves Santim. - Ilha Solteira : [s.n.], 2012

84 f.:il.

Dissertação (mestrado) - Universidade Estadual Paulista. Faculdade de Engenharia de Ilha Solteira. Área de Conhecimento: Automação, 2012

Orientador: Marcelo Carvalho Minhoto Teixeira

Co-orientador: Rodrigo Cardim

Inclui bibliografia

1. Modelos fuzzy Takagi-Sugeno. 2. Desigualdades matriciais lineares (LMIs).

3. Sistemas chaveados. 4. Controlador chaveado. 5. Rastreamento.



CERTIFICADO DE APROVAÇÃO

TÍTULO: Valoração de Serviços Ancilares de Geradores Distribuídos

AUTOR: AUGUSTO CÉSAR RUEDA MEDINA

ORIENTADOR: Prof. Dr. ANTONIO PADILHA FELTRIN

Aprovado como parte das exigências para obtenção do Título de DOUTOR EM ENGENHARIA ELÉTRICA , Área: AUTOMAÇÃO, pela Comissão Examinadora:

Prof. Dr. ANTONIO PADILHA FELTRIN

Departamento de Engenharia Elétrica / Faculdade de Engenharia de Ilha Solteira

Prof. Dr. ANTONIO MARCOS COSSI

Departamento de Matemática / Faculdade de Engenharia de Ilha Solteira

Prof. Dr. CARLOS ROBERTO MINUSSI

Departamento de Engenharia Elétrica / Faculdade de Engenharia de Ilha Solteira

Prof. Dr. WALMIR DE FREITAS FILHO

Departamento de Sistemas de Energia Elétrica / Universidade Estadual de Campinas

Prof. Dr. JOSÉ ANTONIO DOMÍNGUEZ NAVARRO

Departamento de Engenharia Elétrica / Universidad de Zaragoza

Data da realização: 24 de fevereiro de 2012.



AGRADECIMENTOS

Meus agradecimentos a todos os familiares, amigos, professores e funcionários da FEIS-UNESP, que direta ou indiretamente contribuíram para a realização deste trabalho. Em especial, dedico meus agradecimentos:

- A Deus, por ter me dado força e saúde para chegar até aqui;
- Aos meus pais Maria e João e aos meus irmãos Pedro e Paulo pelo carinho, apoio e incentivo;
- Ao meu marido Ricardo pelo amor, apoio, confiança e incentivo em todos os momentos;
- Ao Prof. Dr. Fulano de Tal, por todo ensinamento, incentivo, confiança e orientação;
- Ao Prof. Dr. Ciclano de Tal, pelo acompanhamento nas bancas examinadoras, sugestões e incentivo;
- Ao Dr. Beltrano pela co-orientação e todo o ensinamento.
- Aos meus amigos e colegas do laboratório que de forma direta ou indiretamente me ajudaram, em especial ao Chico, pela ajuda e o trabalho feito em conjunto;
- Ao Conselho Nacional de Desenvolvimento Científico e Tecnológico (CNPq) pela oportunidade e apoio financeiro.

"O sol é para todos,"

mas a sombra é para quem.

chega primeiro.

Geremias Ludu

RESUMO

Neste trabalho foi desenvolvido uma interface gráfica para uso via web, utilizando-se as lingua-

gens shell-script e PHP, com o objetivo de facilitar a configuração e monitoração de diferentes

serviços necessários em um servidor de rede, tais como: firewall, DHCP, squid/proxy, DNS,

e-mail, dentre outros. Para isso, utilizou-se uma estratégia de desenvolvimento modular, para

facilidade de uso e que permite a inclusão de novos módulos posteriormente. A ferramenta

foi totalmente desenvolvida com software livre e o acesso ao seu código permite alterações de

acordo com as necessidades do usuário.

Palavras-chave: Servidores. Redes. Firewall. Segurança.

ABSTRACT

In this work, was developed a graphical user interface for use by the web, using PHP and shell-

script languages, in order to facilitate the configuration and monitoring of different services

required on a network server, such as firewall, DHCP, squid/proxy, DNS, e-mail, among others,

was developed in this paper. For this, was used a strategy for developing modular for easy of

use and allows the addition of new modules later. The tool was developed entirely with free

software and allows access to your code changes according to user needs.

Keywords: Servers. Networks. Firewall. Security.

LISTA DE FIGURAS

Figura 1	Esquema do grande colisor de Hádrons (LHC)	17
Figura 2	Esquerda - Máquina do LHC. Direita - Sub-detectores do CMS	18
Figura 3	Descrição do sistema, fluxo de dados e especificação de latência por meio dos dispositivos eletrônicos fora do detector que formam a decisão do L1TT	19
Figura 4	Esquema do Sistema de comunicação Serial LpGBT	20
Figura 5	Arquitetura do LpGBT ASIC	22
Figura 6	Esquema de um registrador de deslocamento (shift register)	30
Figura 7	Tipos de sistemas Linear Feedback Shift Registers	31
Figura 8	Tabela de polinômios com máximo comprimento para circuitos LFSR (shift	
	register)	32
Figura 9	Esquema de um registrador de deslocamento (shift register)	33
Figura 10	Esquema de um sistema (Fibonacci Linear Feedback Shift Register)	34
Figura 11	Esquema de um sistema (Galois Linear Feedback Shift Register)	35
Figura 12	Esquema simplificado de um sistema (Galois Linear Feedback Shift Register).	35
Figura 13	Ilustração é um exemplo de figura	42
Figura 14	Novo sistema operacional	43

LISTA DE TABELAS

Tabela 1	Resultado para o sistema	
Tabela 2	Espaço de busca combinatório reduzido (EBCR) de 10, 5, 3 e 2	
	soluções com <i>gap</i> de 5% Para IEEE	43

LISTA DE ABREVIAÇÕES E SIGLAS

ALICE A Large Ion Collider Experiment

ASIC Application-Specific Integrated Circuit

ATLAS A Toroidal LHC ApparatuS
CMS Solenóide de Muon Compacto

CDR/PLL Recuperação de Dados, Clock e Loop de Fase Bloqueada

DAQ Data Acquisition

DEC Decoder

DeSER Descrializer

DSCR Descrambler

DTC Data, Trigger and Control ECAL Eletromagnetic Calorimeter

eLinks Elétricos de Saída/Entrada

ePorts Electrical Ports
ePortsRx ePorts do Receptor
ePortsTX ePorts do transmissor

FPGA Field Programmable Gate Array

FEC Forward Error Corretion

HCAL Muon Chamber, Hadronic Calorimeter
HL-LHC High Luminosity - Large Hadron Collider

L1TT Level 1 Track and Trigger
LHC Large Hadron Collider

LHCb Large Hadron Collider beauty

PA Phase-Aligner

pT Momento Transversal

PU Pileup

SC Slow Control
SCR Scrambler
SER Serializer

SPRACE São Paulo Research and Analysis Center

TTC Timing and Trigger Control

VHDL Very High Speed Integrated Circuit Hardware Description Language

LISTA DE SÍMBOLOS

T	Tesla
GeV	Giga Eletrovolt
μs	Micro Segundo
$ heta_i$	Ângulo de fase na barra i
g_{ij}	Condutância da linha no ramo ij
Y	Conjunto das linhas que podem ou não serem adicionadas no ramo ij
Ω_b	Conjunto de barras
$\mathbf{\Omega}_l^1$	Conjunto de caminhos nos quais existem Linhas na configuração base
Ω_l^2	Conjunto de caminhos novos (onde serão adicionadas novos Linhas)
Ω_l^0	Conjunto de linhas existentes na configuração base
Ω_l	Conjunto de ramos
c_{ij}^n	Custo de construção das linhas no ramo ij
d_i	Demanda na barra i
$oldsymbol{arepsilon}_f$	Error da condição de factibilidade
\mathcal{E}_{o}	Error da condição de otimalidade
$arepsilon_{\mu}$	Error do parâmetro de barreira
γ	Fator de segurança
\overline{f}_{ij}^0	Fluxo de potência ativa máximo nos ramos para o conjunto de linhas já existentes
$\frac{\overline{f}_{ij}^0}{\overline{f}_{ij}^1}$	Fluxo de potência ativa máximo nos ramos para o conjunto de linhas já existentes
	ou linhas adicionadas em paralelo
\overline{f}_{ij}^2	Fluxo de potência ativa máximo nos ramos para o conjunto de linhas correspon-
·	dentes aos novos caminhos
\overline{f}_{ij}	Fluxo de potência ativa máximo permitida no ramo ij para linhas novas
$\overline{f}_{ij} \\ f_{ij}^0$	Fluxo de potência ativa nos ramos para o conjunto de linhas já existentes
$f_{ij}^{\stackrel{\circ}{1}}$	Fluxo de potência ativa nos ramos para o conjunto de linhas já existentes ou linhas
v	adicionadas em paralelo
f_{ij}^2	Fluxo de potência ativa nos ramos do conjunto de linhas correspondentes aos
	novos caminhos
f_{ij}	Fluxo de potência ativa no ramo ij para linhas novas
$f_{ij,y}$	Fluxo na linha y do ramo ij
p_i	Geração na barra i
\overline{p}_i	Geração máxima na barra i
v	Investimento devido às adições de Linhas no sistema - Função Objetivo
ij	Linha entre as barras i e j
n_{ij}	Número de linhas adicionadas no ramo ij

\overline{n}_{ij}^2	Número máximo de linhas em caminhos novos
\overline{n}_{ij}^1	Número máximo de linhas que podem ser adicionadas em paralelo às linhas dos
J	caminhos já existentes
\overline{n}_{ij}	Número máximo de Linhas que podem ser adicionados no ramo ij
n_{ij}^1	Número de linhas adicionadas em paralelo às linhas já existentes
n_{ij}^{0}	Número de linhas existentes na configuração base no ramo ij
$n^1_{ij} \ n^0_{ij} \ n^2_{ij}$	Número de linhas novas adicionadas no ramo ij
γ_{ij}	Susceptância nas linhas do ramo ij
γ_{ij}^0	Susceptância nas linhas existente do ramo ij
$w_{ij,y}$	Variável binária correspondente à linha y candidata a ser adicionada ou não no
	ramo ij
x_{ij}	reatância do circuíto ij
q_i	vetor de geração de potência reativa na barra i
$\overline{q_i}$	limite máximo de geração de potência reativa na barra i
$\underline{q_i}$	limite mínimo de geração de potência reativa na barra i
e_i	vetor de demanda de potência reativa na barra i
V_{i}	magnitude de tensão na barra i
$\overline{V_i}$	limite máximo da magnitude de tensão na barra i
$\underline{V_i}$	limite mínimo da magnitude de tensão na barra i
e_i	vetor de demanda de potência reativa na barra i
$S_{ij}^{de} \ S_{ij}^{para}$	fluxo de potência aparente (MVA) no ramo ij saindo do terminal
s_{ij}^{para}	fluxo de potência aparente (MVA) no ramo ij chegando no terminal
$\overline{s_{ij}}$	limite de fluxo de potência aparente (MVA) no ramo ij
θij	diferença angular entre as barra i e j
Ω_{bi}	conjunto das barras vizinhas da barra I
g_{ij}	condutância da linha no ramo ij
g^0_{ij}	condutância existente da linha no ramo ij
$b_{ij} \ b_{ij}^{sh}$	susceptância da linha no ramo ij
b_{ij}^{sh}	susceptância shunt da linha no ramo ij
b_i^{sh}	susceptância shunt na barra i
G_{ij}	matriz de condutância
B_{ij}	matriz de susceptância

SUMÁRIO

1	INTRODUÇÃO	16
1.1	Motivação	16
1.2	Descrição do Sistema LpGBT ASIC	21
1.3	TRABALHO DESENVOLVIDO	23
2	CAMPOS FINITOS (FINITE FIELDS).	25
2.1	Propriedades do Campo de Galois	25
2.2	Polinômios Primitivos	26
2.3	Construção dos Campos de Galois	26
2.4	Operações nos Campos de Galois	27
2.4.1	Adição e Subtração	27
2.4.2	Multiplicação e Divisão	28
3	LINEAR FEEDBACK SHIFT REGISTERS	30
3.1	Fibonacci Linear Feedback Shift Registers	33
3.2	Galois Linear Feedback Shift Registers	34
4	NOVO CAPÍTULO	37
5	RESULTADOS E DISCUSSÕES	38
6	CONCLUSÕES	39
	REFERÊNCIAS	40
	APÊNDICE A - LINUX	42
	APÊNDICE A.1 - HISTÓRICO DO LINUX	42
	APÊNDICE B - AINDA FALANDO DO LINUX	43

APÊNDICE B.1 - MELHORIAS PARA O LINUX EM UM AMBIENTE CO- ORPORATIVOS DE DUAS GRNDES FRNTES INTERPRETATIVAS	43
ÍNDICE REMISSIVO	46

1 INTRODUÇÃO

Em qualquer sistema de comunicação deve-se garantir uma alta confiabilidade dos dados transmitidos, de forma que no lado do receptor sejam recebidos os mesmos dados enviado pelo transmissor. A forma de onda do sinal transmitido é afetado por dois mecanismos básicos: todas as linhas de transmissão e circuitos possuem função de transferência não lineares no domínio da frequência e ruídos elétricos não desejáveis ou algum tipo de interferência que distorce o sinal enviado (SKLAR, 1988, p. 3). Em comunicações digitais e seriais de alta velocidade presentes em um ambiente com alto nível de radiação eletromagnética, o uso de transmissões por fibra óptica são mais adequadas para atingir o nível de performance exigido. Entretanto, transmissões em fibras ópticas estão sujeitas a perdas devido aos efeitos ópticos lineares e não-lineares. Os tipos de perda são: atenuação, dispersão, auto-modulação de fase, mistura de quatro ondas, espalhamento Brillouin Estimulado e espalhamento Raman estimulado (GHATAK; THYAGARAJAN, 1998).

Desta forma, em transmissões seriais de alta velocidade é empregado protocolos de comunicação para garantir a maior eficiência e o menor número de erros possível. Este tipo de implementação é extremamente útil em sistemas para física de altas energias. Nestes sistemas, há a presença de uma alta taxa de transmissão combinado com uma alta radiação eletromagnética e um interesse de uma alta confiabilidade no canal, implicando na necessidade de implementação de protocolos de comunicação. Estes protocolos possibilitam a introdução de sistemas para identificar e corrigir possíveis erros, além de possibilitar que circuitos externos sincronizem os dispositivos comunicantes.

1.1 Motivação

Este trabalho é parte de uma colaboração com o laboratório *São Paulo Research and Analysis Center* (SPRACE) (SPRACE, 2019). O laboratório SPRACE possui vários ramos de pesquisa, sendo uma delas a instrumentação eletrônica para os sistemas do LHC. Este possui uma extensão de 27 km de circunferência, localizado na fronteira Franco-Suiça, tendo por objetivo descobrir a origem da massa das partículas elementares e outras dimensões do espaço (WIKI-PÉDIA, 2019). O colisor é o maior equipamento já construído para pesquisa em física de altas energias do mundo, obtendo resultados expressivos como a descoberta do Bóson de Higgs. Este Bóson é uma partícula elementar prevista pelo modelo padrão de partículas, que ajuda a explicar a massa de outras partículas elementares (RANDALL, 2013).

No percurso do colisor há 4 detectores : *A Toroidal LHC ApparatuS* (ATLAS), *Compact Muon Solenoid* (CMS), *A Large Ion Collider* (Alice) e o *LHC beauty* LHCb. O acelerador de partículas fornece velocidade e os detectores captam os produtos do impacto das partículas. Dessa forma, pode-se observar a existência de traços de partículas elementares que explicam teorias importantes sobre a física de altas energias (FERREIRA, 2009). Na Figura 1 é ilustrado um esquema do grande colisor de Hádrons que está localizado a 175 metros abaixo do solo.

CMS North Area **LHC** GIF++ 2008 (27 km) 2015 **CENF** ALICE **LHCb** TT41 **SPS** TI2 TT10 **ATLAS HiRadMat** 2011 **ELENA AD ISOLDE** TT2 2016 (31 m) **BOOSTER REX/HIE** East Area 2001/2015 IRRAD/CHARM n-ToF PS CTF3 2008 **LEIR**

Figura 1 - Esquema do grande colisor de Hádrons (LHC).


Fonte: Adaptado de Mobs (2016)

O grande colisor está em um processo de pesquisa para realizar uma grande atualização, a chamada Grande Luminosidade ou da sigla em inglês *High Luminosity - Large Hadron Collider* (HL-LHC). Com isto é esperado um aumento no número médio de colisões próton-próton de 100 para em torno de 140 a 200, denominadas *pileup* (PU). Estas colisões médias são obtidas pelo cruzamento de um grupo de prótons em uma frequência de 40MHz. Consequentemente, um grupo de prótons se cruza no ponto de colisão dentro do detector, para a cada 25ns (AG-GLETON et al., 2017, p. 2).

Em cada um dos 4 detectores há um ponto de colisão sendo possível por monitorar os eventos decorrentes do choque d. Especificamente, o projeto descrito é idealizado para atuar no detector de propósito geral CMS. Este é um grande detector com o objetivo de investigar uma vasta variedade de fenômenos físicos. O detector possui uma solenóide supercondutora central de 6 metros de diâmetro, provendo um campo magnético de 3,8T. Na figura 2 é ilustrado um

esquemático do detector CMS (AGGLETON et al., 2017, p. 2).

Figura 2 - Esquerda - Máquina do LHC. Direita - Sub-detectores do CMS



Fonte: Adaptado de TOMEI (2012, p. 19)

Pela figura 2, há vários componentes no colisor para a medição dos fenômenos ou elementos gerados pela colisão das partículas. Para o aumento na taxa de colisão, a instrumentação eletrônica presente no detector deverá ser atualizada para suportar o novo volume de dados gerados. Os sistemas desenvolvidos devem serem capazes de transmitir e processar um grande volume de dados em uma faixa muito curta de tempo (BRÜNING, 2019).

O trabalho desenvolvido pelo laboratório SPRACE está diretamente ligado ao detector Solenóide de Muon Compacto (CMS) do LHC. Os detectores do LHC tem estruturas diferentes e cada um obtém dados de partículas específicas. A junção de todos os dados de todos os detectores forma uma imagem completa do experimento, ajudando a realizar novas descobertas.

O detector CMS foi designado para registrar, direta ou indiretamente, o caminho e a energia de todos os modelos padrões de partículas resultantes da colisão (TOMEI, 2012). O detector é composto de várias camadas de sub-detectores especializados para medir as diferentes características das partículas produzidas, como ilustrado no lado direito da Figura 2. A instrumentação do CMS inclui diferentes componentes, dentre eles: *Muon Chamber, Hadronic Calorimeter* (HCAL), *Eletromagnetic Calorimeter* (ECAL) e o *Silicon Tracker*. Dentro do detector há um solenóide supercondutor aplicando um alto campo magnético que é capaz de curvar a trajetória da partícula após a colisão. Portanto, quanto maior a energia da partícula menor a curvatura na sua trajetória (AGGLETON et al., 2017, p. 3).


Pela análise do caminho e da energia da partícula, medida pelo *Tracker*, *muon chamber* e os calorímetros é possível reconstruir os eventos resultantes da colisão. Nos dispositivos de medição há uma pré-seleção para partículas com um limiar de momento transversal (pT) das partículas carregadas tipicamente mair do que 2 ou 3 Giga Eletrovolt (GeV). Entretanto, devido

ao grande número de colisões os dados devem serem filtrados por questões de armazenamento e capacidade de transmissão. Assim, os dados passam por um filtro denominado *Level 1 Track* and *Trigger* (L1TT). Este sistema faz e a reconstrução dos caminhos das partículas e seleciona os eventos que são interessantes para estudo.(AGGLETON et al., 2017).

A colaboração entre o laboratório SPRACE com o CMS objetiva-se colaborar no desenvolvimento de sistemas na área da instrumentação eletrônica, o qual serão implementados dentro de um sistema completo de detecção. O novo sistema que está em desenvolvimento, principalmente objetiva-se eliminar as restrições de latência que o atual possui (COLLABORATION, 2019).

Para este propósito, foi desenvolvido um sistema chamado *Low Power GigaBit Transceiver* (LpGBT) para transmitir dados coletados nos dispositivos eletrônicos do colisor pelos *Front End module* (FE module), para um sistema responsável pela análise e seleção das amostras coletadas localizado fora do detector denominado *Data, Trigger and Control* (DTC). Na Figura 3 é descrito um esquema do sistema presente no colisor para a decisão dos eventos a serem armazenados, chamado L1TT.

Figura 3 - Descrição do sistema, fluxo de dados e especificação de latência por meio dos dispositivos eletrônicos fora do detector que formam a decisão do L1TT.



Fonte: Aggleton et al. (2017)

No *FE module* captura-se os dados da colisão das partículas. Esses dados são transmitidos para um sistema, fora do colisor, o *Data, Trigger and Control* (DTC). Este sistema, acompanhado do *Track Finder* e o *L1 Correlator* gera a decisão de armazenar o dado coletado no colisor. O tempo total para a decisão de quais eventos medidos nos sensores do detector é de 12.5µs (AGGLETON et al., 2017, p. 4).


O *L1 correlator* necessita de 3.5μ s para correlacionar os caminhos com dados primitivos do calorímetro e o sistema Muon e tomar a decisão se o evento é de interesse do estudo. A

propagação da decisão do L1 correlator para os buffers do FE module leva mais 1μ s, enquanto outros 3μ s são necessários como margem de segurança. Isso significa que para as caminhos sejam utilizadas pelo L1 correlator para tomar a decisão, os eventos devem ser extraídos dos componentes eletrônicos do rastreador, organizados e feito a reconstrução das trilhas no Track Finder em aproximadamente 5μ s após a colisão. Em torno de 1μ s é necessário para geração, empacotamento e transmissão dos eventos do FE module para o DTC. Portanto, a latência de processamento para reconstruir os rastros a partir dos dados chegando ao DTC é fixado em 4μ s (AGGLETON et al., 2017, p. 5).

Portanto, com o L1TT é possível selecionar os eventos físicos de interesse e reduzir a taxa de dados do detector. A redução é de 40MHz para um número menor do que 750kHz, sendo esta a máxima taxa que o sistema suporta. O transporte dos dados entre *FE module* e o DTC, feito pelo *LpGBT ASIC* e um FGPA com o protocolo LpGBT implementado, com uma latência tolerada de 1µs (AGGLETON et al., 2017, p. 4).

No sistema L1TT há 3 sinais lógicos: *Timing and Trigger Control* (TTC), *Data Acquisition* (DAQ) e *Slow Control* (SC). Estes sinais não necessitam possuir caminhos físicos diferentes, sendo possível transmiti-los em canal óptico através do LpGBT. Na figura 4 é ilustrado sistema usando o protocolo LpGBT em que pode-se observar a transmissão dos sinais lógicos. As cores dos sinais lógicos da Figura 4 representam as mesmas cores dos sinais lógicos da Figura 3.

Figura 4 - Esquema do Sistema de comunicação Serial LpGBT.



Fonte: Team (2019, p. 3)

O sistema FPGA com a implementação do LpGBT, o qual está fora do detector, já está

descrito e implementado. Entretanto, o sistema LpGBT ASIC que fica alocado dentro do Detector, em uma região de alta radiação eletromagnética, ainda está em fase de desenvolvimento. Todavia, o sistema LpGBT dentro do detector está descrito em códigos de descrição de hardware, porém não são sintetizáveis em um FPGA. A grande motivação do trabalho é descrever o sistema LpGBT ASIC de uma forma que seja sintetizável em um FPGA.

1.2 Descrição do Sistema LpGBT ASIC

O lpGBT ASIC faz parte do chipset lpGBT composto pelos seguintes chips: um amplificador de impedância trans para o receptor óptico (GBTIA/lpGBTIA-em desenvolvimento), um driver de diodo a laser quádruplo e o próprio lpGBT propriamente dito, um link ASIC que implementa todas as funções necessárias do transceptor de dados e tempo, além de um conjunto de funções necessárias para o controle do experimento.

Como descrito na Figura 4, cada *FE module* será atendido por um LpGBT ASIC, ao qual por um par de fibras ópticas, faz interface diretamente com o sistema DTC. Esses links ópticos poderão transferir dados do detector a 5.12 ou 10.24 Gb/s, fornecendo uma largura de banda eficaz entre 3.84 e 8.96 Gb/s, representando correção de erros e sobrecarga de protocolo. A comunicação entre os *FE modules* e cada chip LpGBT suporta até 7 links de entrada-saída a 1.28 Gb/s e 8 Links de controle a 160Mb/s (ORFANELLI, 2019).

Aproximadamente 75% dessa largura de banda será dedicada à leitura de dados dos eventos no detector a cada 25 ns. Os aproximadamente 25% restantes da largura de banda da leitura do módulo serão dedicados à transmissão dos dados completos do evento, incluindo todas as faixas/pixels de acerto, acionados por um sinal de aceitação do *L1 Correlator* (AGGLETON et al., 2017). A arquitetura geral do lpGBT ASIC e suas principais conexões externas são exibidas na Figura . Em seu genérico configuração, o lpGBT se conecta a um driver de laser ASIC e a um amplificador de trans-impedância ASIC. Na figura é descrito a arquiterura do sistema LpGBT.

Figura 5 - Arquitetura do LpGBT ASIC.

Fonte: Team (2019, p. 5)

Pela Figura 5, na parte do *downlink* há vários componentes essenciais para o sistema. Primeiramente, há o circuito de recuperação de dados, *clock* e *loop* de fase bloqueada (CDR/PLL) recebe dados seriais de alta velocidade (2.56 Gb/s). A partir dele, recupera e gera um relógio de alta velocidade apropriado para amostrar corretamente a entrada fluxo de dados. Os dados seriais são desserializados pelo *Deserializer*(DeSER), ou seja, convertidos para paralelo e, em seguida, decodificado pelo *decoder* (DEC), com as correções de erro apropriadas, e finalmente realiza-se o processo de desembaralhar o dado pelo *Descrambler* (DSCR).

Na parte do *uplink*, os dados a serem transmitidos são embaralhados pelo *scrambler* (SCR), e então codificado com um código de correção de erro denominado *forward Error Corretion* (FEC) antes de ser serializado pelo *serializer* (SER) e enviado ao driver do laser. A configuração do driver do laser pode ser realizada através de uma conexão I2C do lpGBT.

O *Clk Manager* se encarrega de gerar e gerenciar os diferentes relógios de alta e baixa frequência necessários nas diferentes partes do ASIC. Um deslocador de fase programável está disponível para gerar 4 relógios de usuário externo com frequência programável (40 MHz a 1,28 GHz) e fase (rotação total de 360 graus em incrementos de fase de 50 ps). No modo Transceptor, um relógio externo deve, ou, pode ser usado para operação durante a inicialização

como referência relógio para o SER ou como uma ajuda de travamento para o circuito CDR.

A lógica geral de controle e monitoramento cuida do controle das diferentes partes do chip de acordo com a operação modo selecionado e as informações de configuração do ASIC. As informações de configuração inicial são obtidas do chip on Fusíveis eletrônicos que podem ser modificados através do próprio link óptico ou de uma interface escrava I2C.

As conexões com os módulos *FE module* e o LpGBT ASIC são feitas através de conjuntos de links elétricos de saída/entrada (eLinks). Dependendo da taxa de dados e da mídia de transmissão usada, os eLinks permitem conexões que podem se estender até alguns metros. Os eLinks são direcionados por uma série de ePorts no LpGBT e estão associados às portas eLink nos módulos *FE module*. O número de eLinks ativos e sua taxa de dados são programáveis.

Os ePorts de recebimento (ePortRx) são associados ao *uplink* desserializam os dados recebidos dos módulos do *FE module* ou ASICs para que possam ser embaralhados, codificados e montados no *uplink* antes de serem transmitidos ao DTC. Cada ePortRx é associado a um *Phase-Aligner* (PA) usado para garantir que os dados seriais recebidos dos *FE module* são amostrados adequadamente no meio do diagrama de olho. Por outro lado, os ePorts do transmissor (ePortTx) são associado ao *downlink* e o SER, recebidos do DTC, e transmitem dados aos dispositivos *FE module* usando o eLinks. Por fim, os ePorts também têm eClocks associados. Esses relógios são programáveis em frequência, mas possuem fase fixa.

1.3 TRABALHO DESENVOLVIDO

No ambiente do detector há uma alta taxa de radiação eletromagnética, por conta da alta velocidade dos átomos presentes no tubo. Dessa forma, em transmissões de alta velocidade de uma placa para outra podem acarretar a presença de ruídos no canal de transmissão. Os ruídos presentes no canal de transmissão danificam os dados originais, acarretando no armazenamento de dados incoerentes para um posterior estudo. Portanto, a implementação de um protocolo de comunicação possibilita a detecção e correção de erros e a solução de problemas envolvidos na transmissão em altas velocidades.

Este trabalho desenvolve o estudo do protocolo de comunicação LpGBT e suas características por meio de uma descrição em VHDL e FPGA. Dessa forma, o sistema desenvolvido pode ser usado como codificação do canal de transmissão entre duas placas FPGA garantindo uma maior confiabilidade dos dados transmitidos.

O trabalho confeccionado foi dividido em

A tabela abaixo é uma tabela de exemplo de ...

Tabela 1 - Resultado para o sistema

	Estágio 1	Estágio 2	Estágio 3
	$ \begin{array}{c c} n_{6-10} = 1 \\ n_{7-8} = 2 \end{array} $	$n_{20-23}=1$	$n_{1-5} = 1$
Número de linhas	$n_{7-8}=2$		$n_{3-24} = 1$
n_{ij}	$\begin{vmatrix} n_{10-12} = 1 \\ n_{11-13} = 1 \end{vmatrix}$		
	$n_{11-13} = 1$		
Funçã	io Objetivo v	= 220.2860	

Fonte: Dados da pesquisa do autor.

2 CAMPOS FINITOS (FINITE FIELDS).

Uma noção básica de um campo finito pode ser explicitada como um conjunto que possui um número finito de elementos. Neste, define-se 2 operações, normalmente adição e multiplicação, possuindo as seguintes propriedades para qualquer campo F:

- Para qualquer elemento a,b dentro de um conjunto F, as operações de adição e multiplicação são operações binárias em F.
- Para qualquer elemento dentro do conjunto F as propriedades associativas e distributivas devem serem mantidas.
- Para qualquer a,b em F, as seguintes relações são mantidas: a+b=b+a e a.b=b.a.
- No conjunto F o elemento identidade aditivo (a+0=a) e o multiplicativo (a.1=a) deve existir.
- Para qualquer a,b e c em F a igualdade a.(b+c) = (a.b) + (a.c) deve ser mantida.

Por fim pode-se definir campo com sendo um conjunto de elementos os quais é possível realizar as operações de adição, multiplicação, subtração e divisão, no qual o resultado sempre é um elemento do próprio campo. A adição e a multiplicação satisfazem as propriedades comutativa, associativa e distributiva (SILVA, 2011).

Um exemplo de campo finito é o campo de Galois, descrito na próxima seção.

2.1 Propriedades do Campo de Galois

Os campos Galois GF(n) referem-se à um conjunto de n elementos, fechado com relação às operações de adição e multiplicação. Pode-se enunciar que nos campos finitos todo elemento possui o seu inverso aditivo e multiplicativo, com exceção para o elemento nulo (0).

Um campo de Galois possui $n=p^q$ elementos, porém não existe um campo de Galois para um número qualquer de elementos. Os campos de Galois são formados por um número primo de elementos ou por sua extensão, onde a extensão é uma potência do número primo, onde p representa um número primo e q é um número inteiro positivo. Os elementos são definidos por n, em que GF(n)=0,1,....,n-1 sendo n a sua ordem.

2.2 Polinômios Primitivos 26

Um campo descrito por GF(2) possui o seguinte formato: GF(2) = 0, 1. Desta forma, um campo de ordem 2 possui somente dois elementos que são 0, 1, sendo denominado de campo binário. Portanto, um campo de Galois de ordem q é um conjunto de q elementos com duas operações binárias módulo-p.

Para um campo da forma GF(2), pela fórmula $n=p^q$, os coeficientes são definidos como: p=2 e q=1. As operações binárias de adição e multiplicação executadas dentro deste campo são em módulo - 2.

É definido como elemento primitivo, ou gerador, o elemento de ordem (n-1). As potências consecutivas do elemento primitivo gera todos os outros elementos do campo (KERL, 2004).

2.2 Polinômios Primitivos

Uma condição para um polinômio f(x) de ordem m ser primitivo é ele ser irredutível. A irredutibilidade ocorre quando um polinômio f(x) não for divisível por nenhum outro polinômio de grau inferior a ele e maior que 0. Um polinômio de grau 2 é irredutível se, somente se, ele não for divisível por polinômios de grau 1.

Por exemplo o polinômio $X^2 + X + 1$ é irredutível, porque ele não é divisível por X + 1, nem por X. Um polinômio irredutível (que não pode ser fatorado) f(X) de ordem m é primitivo se, somente se, o menor número inteiro positivo n, para o qual f(X) é um divisor de $X^n + 1$, seja igual a: n = 2m? 1 (FARRELL; MOREIRA, 2006).

2.3 Construção dos Campos de Galois

Os campos de Galois são construídos de acordo com um polinômio primitivo escolhido. Qualquer polinômio de grau m, define o campo finito $GF(2^m)$. Desta forma, $2^m = 24 = 16$ elementos no campo. Tomando o polinômio primitivo $p(x) = X^4 + X + 1$.

As m raízes de um polinômio p(x) de grau m, fornecem os seus elementos. As raízes do polinômio serão representadas por α , então faz-se $p(\alpha) = 0$ para encontrar as respectivas raízes. Sendo assim pode-se escrever para o polinômio p(x) = X4 + X + 1:.

$$p(\alpha) = 0$$

$$\alpha^4 + \alpha + 1 = 0$$

$$\alpha^4 = -\alpha - 1$$

Para um campo GF(q) as operações de soma e subtração são realizadas da mesma forma, simplifica-se para: $\alpha^4 = \alpha + 1$. Os elementos do campo $GF(2^m)$ podem ser expressos em potência de α , polinômios de degrau (m-1) ou também como vetor binário. A raiz α^5 é expresso na forma polinomial abaixo:

$$\alpha^5 = \alpha . \alpha^4 = \alpha(\alpha + 1)$$

$$\alpha^5 = \alpha + \alpha^2$$

Repetindo esse processo podemos encontrar todos os m elementos do $GF(2^4)$ (KERL, 2004).

2.4 Operações nos Campos de Galois

Em um campo finito as operações entre quaisquer elementos resultam em outro elemento dentro do mesmo campo. Em um campo pode ser realizadas as operações de adição, subtração, multiplicação e divisão. As operações de adição e multiplicação satisfazem as propriedades comutativa, associativa e distributiva. O elemento identidade para adição é o 0 e para multiplicação é o 1.

Essas operações podem ser realizadas por portas lógicas, tabelas, flip-flops e registradores de deslocamento (*Shift Registers*) (KERL, 2004).

2.4.1 Adição e Subtração

Para um campo GF(m) a soma de dois elementos i e j é dado pelo resto da divisão $\frac{(i+j)}{m}$. Essa operação é chamada de adição módulo m.

A adição no módulo 2 é definida pelo campo GF(2)=0,1 e a sua operação é demonstrada abaixo:

$$0 \bigcirc 0 = 0$$

$$1 \bigoplus 1 = 0$$

$$0 \bigoplus 1 = 1$$

$$1 \bigoplus 0 = 1$$

Assim para um campo com mais elementos 2^m a soma de quaisquer elementos tem que resultar em um outro elemento pertencente ao mesmo campo, pois o campo de Galois é um conjunto fechado. Para adição de um elemento representado na notação vetorial, é feita como uma adição elemento por elemento módulo 2. Observa-se que esta operação possui os mesmos resultados que uma porta lógica XOR, executada bit a bit nos vetores a serem adicionados:

$$\alpha_i \bigoplus \alpha_j = (a_{i0} \bigoplus a_{j0}) + (a_{i1} \bigoplus a_{j1})X + (a_{i2} \bigoplus a_{j2})X^2 + \dots + (a_{i,m-1} \bigoplus a_{j,m-1})X^{m-1}$$

A subtração de elementos no campo de Galois é definida como sendo a mesma porta XOR, uma vez que na subtração de módulo - $2 - \alpha = \alpha$ então $\alpha^n - \alpha^j = \alpha^n + \alpha^j$ (MORENO, 2010).

2.4.2 Multiplicação e Divisão

A multiplicação entre dois elementos, i e j, de um campo de ordem primária, m é dado por $\frac{(ij)}{m}$. Para o campo binário GF(2) tem-se:

$$0 \bigoplus 0 = 0$$

$$1 \bigoplus 1 = 1$$

$$0 \bigoplus 1 = 0$$

$$1 \bigoplus 0 = 0$$

A operação de multiplicação entre dois elementos pertencentes a $GF(2^8)$ pode ser comparada às portas lógicas AND. A divisão de um elemento por outro é realizada multiplicando o elemento pelo inverso do outro que o divide. Portanto, pode-se representar a operação descrita com a equação abaixo:

$$X = \frac{\alpha^i}{\alpha^j} = \alpha^i \times \alpha^{-j}$$

O inverso é obtido utilizando uma tabela que contém todos os elementos pertencentes ao

campo e o seu respectivo inverso (MORENO, 2010).


3 LINEAR FEEDBACK SHIFT REGISTERS

Neste capítulo serão tratados alguns tipos de servidores que poe ser configurado no linux através de módulos pré-instalados e configurados.

Um *Linear Feedback Shift Register* (LFSR) são descritos com base na álgebra de campos finitos, possuindo 2 formas: por meio de polinômios e a outra por meio de matrizes. Para analisar o comportamento básico do sistema pode-se utilizar primeiramente uma abordagem bit a bit, o qual refere-se ao comportamento sistema explicitando os seus componentes e funcionalidade.

Um registrador de deslocamento (*shift register*) é um circuito digital que pode tanto armazenar dados, bem como movê-los. O armazenamento dos dados é feito por meio de *flip-flops*, como por exemplo o do tipo D. Quando um sinal de *clock* é enviado ao circuito, os *flip-flops* armazenam o valor de entrada a cada estágio. Determinada saída de uma célula está conectada na entrada da próxima, desta forma os bits são propagados de um lado para o outro até encontrar a saída do sistema na última célula (FLOYD, 2009). Um shift register é ilustrado na 6.

Figura 6 - Esquema de um registrador de deslocamento (shift register).




Fonte: Elaborado pelo Autor


Ao inserir uma realimentação no sistema *shift register*, altera-se a sua entrada e consequentemente os seus estados. A introdução da realimentação gera um sistema LFSR, porém este procedimento deve ser feito de acordo com algumas regras quando deseja-se obter uma determinada propriedade na saída.

Esta realimentação é implementada adicionando portas XOR, juntamente com *flip-flops* como ilustrado na 7. Cada porta XOR inserida no sistema é denominado de *tap*, definindo um padrão nos dados de saída além de gerar um polinômio característico do LFSR.

Figura 7 - Tipos de sistemas *Linear Feedback Shift Registers*.



Fibonacci Linear Feedback Shift Register



Galois Linear Feedback Shift Register

Fonte: Elaborado pelo Autor

A cada porta XOR inserida no sistema, indica uma expressão matemática ou um polinômio. Cada LFSR possui um padrão na geração dos bits de saída, ou seja, os dados na saída não são puramente aleatórios possuindo um ciclo de repetição. Este padrão é determinado de acordo com o número de estágios e as ligações na realimentação, ou seja, cada esquema (polinômio) implementado possui um padrão no dado da saída. Portanto, a cada ciclo o dado começa a ser repetido e o comprimento deste ciclo é dado por $2^n - 1$, em que n é o número de *shift registers* usados no sistema. Porém, para se obter o máximo comprimento no circuito deve-se usar os polinômios primitivos, ou seja, inserir determinados *taps* em estágios específicos para produzirem o máximo comprimento.

A teoria de campos finitos é utilizada para definir quando um polinômio é ou não primitivo. No capítulo 2 é descrito como obter um polinômio primitivo, ou seja, um polinômio irredutível. Normalmente, estes polinômios são utilizados para construir circuitos geradores de números aleatórios, pelo fato de ocuparem um espaço menor quando comparado com os circuitos desenvolvidos com contadores.

Na tabela da 8 é esboçado alguns polinômios primitivos para 4, 8, 16, e 32 estágios. Observa-se pela tabela que há vários polinômios, ou *taps*, para o mesmo número de *flip flops* porém só há um polinômio primitivo que produz o máximo ciclo no sistema. Estes polinômios são os mesmos para as configurações Fibonacci e Galois.

Figura 8 - Tabela de polinômios com máximo comprimento para circuitos LFSR (shift register).

Size of LFSR	Possible feedback Polynomial	Maximum length feedback polynomial
4bit	X^4+X^2+1 , X^4+X^3+1 etc.,	X4+X2+1
8bit	$X^{8} + X^{7} + 1$, $X^{8} + X^{5} + 1$, $X^{8} + X^{7} + X^{6} + X^{5} + 1$, $X^{8} + X^{6} + X^{4} + X^{3} + X^{2} + X^{1} + 1$, Etc.,	$X^8 + X^7 + X^6 + X^5 + 1$
16bit	$X^{16} + X^{15} + 1$, $X^{16} + X^{13} + X^{12} + X^{9} + 1$, $X^{16} + X^{11} + X^{10} + X^{7} + X^{3} + X^{1} + 1$, $X^{16} + X^{15} + X^{14} + X^{12} + X^{7} + X^{6} + $ $+ X^{3} + X^{2} + 1$, etc.,	X ¹⁶ + X ¹⁴ + X ¹³ + X ¹¹ + + 1
32bit	$X^{32} + X^{31} + 1$, $X^{32} + X^{28} + X^{27} + X^{9} + 1$, $X^{32} + X^{21} + X^{15} + X^{13} + X^{12} + X^{10} + X^{8} + X^{4} + 1$, $X^{32} + X^{31} + X^{27} + X^{24} + X^{19} + X^{18} + X^{17} + X^{14} + X^{13} + X^{11} + X^{5} + X^{4} + X^{1}$, etc.,	$X^{32} + X^{22} + X^2 + X^1 + X^1 + 1$

Fonte: Adaptado de Abinaya e Prakasam (2014)


Deve-se notar que há algumas regras para a escolha do polinômio primitivo que será implementado pelo circuito LFSR. Estas regras são descritas em (ABINAYA; PRAKASAM, 2014) e possuem as seguintes características:

- O número 1 descrito nos polinômios da tabela da 8 não correspondem à um *tap* e sim à entrada para o primeiro estágio do sistema.
- Os exponentes dos termos do polinômio correspondem aos estágios, e a sua contagem normalmente é feita da esquerda para a direita. Porém, nem todo sistema pode ser montado desta forma.
- Um LFSR só terá comprimento máximo se o número de *taps* for par. Somente 2 ou 4 *taps* pode ser suficiente para gerar longas sequências.
- O número do conjunto de *taps*, tomados ao todo, deve ser relativamente primo. Em outras palavras, o polinômio tomado deve ser primitivo.
- Depois que um polinômio primitivo for encontrado, outro segue automaticamente. Se os exponentes em um sistema LFSR com *n* estágios são da forma [n, A, B, C, 0], onde o 0 corresponde ao termo 1, então a sequência 'espelho' correspondente é [n, n-C, n-B, n-A, 0]. Assim, com uma sequência igual a [32, 7,3, 2 e 0] pode-se produzir a sua contraparte igual a [32, 30, 29, 25, 0]. Ambos dão uma sequência de comprimento máximo.

3.1 Fibonacci Linear Feedback Shift Registers

Um sistema LFSR Fibonacci é uma das formas de criar um LFSR a partir de um *shift register*. A realimentação de sistemas Fibonacci LFSR é caracterizada como externa, uma vez que no caminho da mesma encontra-se portas XOR's. Um esquema da realimentação em circuitos fibonacci é ilustrado na 9


Figura 9 - Esquema de um registrador de deslocamento (shift register).



Fonte: Elaborado pelo Autor

Desta forma, pode-se simplificar a representação de um fibonacci LFSR uma vez que é conhecido a existência de seus estágios e ligações XOR. Uma representação simplificada é ilustrada na 10. Cada estágio é representado pelo símbolo $S_j[k]$ e a ligação entre o estágio e a realimentação, feito por meio de portas XOR's, é representado por b_j o qual pode ser 0 ou 1. O j especifica o estágio e o k o período que está sendo referido.

Figura 10 - Esquema de um sistema (Fibonacci Linear Feedback Shift Register).



Fonte: Elaborado pelo Autor

A entrada do sistema representado na 10 pode ser definido pela expressão matemática:


$$u[k] = \bigoplus_{j=0}^{N-1} b_j S_j[k]$$

O símbolo \bigoplus significa uma operação XOR com todas as entradas no mesmo tempo. Desta forma, na 10 as variáveis b_j são definidas como: $b_2 = b_4 = 1$ e $b_0 = b_3 = b_0 = b_1 = 0$. Portanto, a equação da entrada é definida como $u[k] = S_4[k] \bigoplus S_2[k] = u[k-5] \bigoplus u[k-3]$ e a saída é simplesmente a entrada atrasada o número de estágios no LFSR, ou seja, neste caso a saída é atrasada 5 períodos obtendo a equação $y[k] = u[k-5] = y[k-5] \bigoplus y[k-3]$.

3.2 Galois Linear Feedback Shift Registers

O outro tipo de sistema que pode ser construído realimentando um *shift register* é o Galois LFSR. A realimentação destes sistemas é caracterizada como interna, uma vez que as portas XOR's estão no caminho entre os *flips flops* ao invés de estarem na realimentação. Um esquema de circuitos Galois LFSR é ilustrado na 11


Figura 11 - Esquema de um sistema (Galois Linear Feedback Shift Register).



Fonte: Elaborado pelo Autor

Desta forma, pode-se simplificar a representação de um Galois LFSR uma vez que é conhecido a existência de seus estágios e ligações XOR. Uma representação simplificada é ilustrada na 12. Cada estágio é representado pelo símbolo $S_j[k]$ e a ligação entre o estágio e a realimentação, feito por meio de portas XOR's, é representado por a_j o qual pode ser 0 ou 1. O j especifica o estágio e o k em qual período está sendo referido.

Figura 12 - Esquema simplificado de um sistema (Galois Linear Feedback Shift Register).



Fonte: Elaborado pelo Autor

Na representação de Galois de um LFSR, a entrada u é setada para 0 mas somente os estágios que possuem uma porta XOR ligada na saída podem alterar os bits transmitidos. Portanto, a saída y[k] do LFSR representado na 12 pode ser definida como:

$$S_j[k] = S_{j-1}[k-1] \bigoplus a_j y[k-1] \quad para \quad j > 0$$

$$S_0[k] = a_0 y[k-1]$$

$$y[k] = S_{N-1}[k]$$
 N: nmero de estgios

Desta forma, na 12 as variáveis a_j são definidas como: $a_0 = a_2 = 1$ e $a_1 = b_3 = b_4 = 0$. Portanto, a equação dos estágios e da saída são definidas da forma:

$$S_{0}[k] = y[k-1]$$

$$S_{1}[k] = S_{0}[k-1] = y[k-2]$$

$$S_{2}[k] = S_{1}[k-1] \bigoplus y[k-1] = y[k-3] \bigoplus y[k-1]$$

$$S_{3}[k] = S_{2}[k-1] = y[k-4] \bigoplus y[k-2]$$

$$S_{4}[k] = S_{3}[k-1] = y[k-5] \bigoplus y[k-3]$$

$$y[k] = S_{4}[k] = y[k-5] \bigoplus y[k-3]$$

Na configuração de Galois os estágios que não possuem *taps* conectados, são deslocados uma posição para o próximo estágio. Os *taps*, por outro lado, realizam uma operação XOR com o bit de saída do estágio antes de serem armazenados na próximo *flip-flop*.O efeito disto é que quando o bit de saída é zero, todos os bits no registrador mudam para a direita inalterados, e o bit de entrada se torna zero. Quando o bit de saída é um, os bits nas posições da derivação são invertidos (se forem 0, eles se tornarão 1, e se forem 1, eles se tornarão 0). Desta forma, o registrador inteiro será deslocado para a direita e o bit de entrada torna-se 1.

Um Fibonacci LFSR, na presença de muitos taps, opera em velocidades mais baixas quando comparado com os sistemas Galois LFSR. Isto ocorre pelo fato das diversas portas XOR no caminho da realimentação ocasionarem um *delay* maior do que somente uma porta entre cada estágio descrito nos sistemas Galois LFSR. Porém, sistemas Fibonacci LFSR podem operar em velocidades altas como os Galois, se existir no máximo uma porta XOR no caminho da realimentação (DHINGRA, 2019).

4 NOVO CAPÍTULO...

Neste capítulo será abordado ...

5 RESULTADOS E DISCUSSÕES

Neste capítulo será apresentado os resultados...

6 CONCLUSÕES

Conclui-se que...

REFERÊNCIAS

ABINAYA, N. S.; PRAKASAM, P. Performance analysis of maximum length lfsr and bbs method for cryptographic application. In: 2014 International Conference on Electronics and Communication Systems (ICECS). [S.l.: s.n.], 2014. p. 1–5.

AGGLETON, R.; ARDILA-PEREZ, L.; BALL, F.; BALZER, M.; BOUDOUL, G.; BROOKE, J.; CASELLE, M.; CALLIGARIS, L.; CIERI, D.; CLEMENT, E.; DUTTA, S.; HALL, G.; HARDER, K.; HOBSON, P.; ILES, G.; JAMES, T.; MANOLOPOULOS, K.; MATSUSHITA, T.; MORTON, A.; NEWBOLD, D.; PARAMESVARAN, S.; PESARESI, M.; POZZOBON, N.; REID, I.; ROSE, A.; SANDER, O.; SHEPHERD-THEMISTOCLEOUS, C.; SHTIPLIYSKI, A.; SCHUH, T.; SKINNARI, L.; SUMMERS, S.; TAPPER, A.; THEA, A.; TOMALIN, I.; UCHIDA, K.; VICHOUDIS, P.; VIRET, S.; WEBER, M. An FPGA based track finder for the 11 trigger of the CMS experiment at the high luminosity LHC. *Journal of Instrumentation*, IOP Publishing, v. 12, n. 12, p. P12019–P12019, dec 2017. Disponível em: https://doi.org/10.1088

BRÜNING, L. R. *HIGH LUMINOSITY LARGE HADRON COLLIDER A DESCRIPTION FOR THE EUROPEAN STRATEGY PREPARATORY GROUP*. 2019. Disponível em: https://cds.cern.ch/record/1471000/files/CERN-ATS-2012-236.pdf>. Acesso em: 17 set. 2019.

COLLABORATION, C. *Techninal Proposal for the Phase-II Up-grade of the Compact Muon Solenoid*. 2019. Disponível em: http://www.desy.de/garutti/LECTURES/ParticleDetectorSS12/JournalClub/lhc-CMS.pdf>. Acesso em: 20 set. 2019.

DHINGRA, S. *Comparison of LFSR and CA for BIST*. Auburn: Dept. of Electrical and Computer Engineering, 2019. 47 p. Disponível em: http://www.eng.auburn.edu/agrawvd/COURSE/E7250_05/REPORTS_TERM/Dhingra_LFSR.pdf>. Acesso em: 19 set. 2019.

FARRELL, J. C.; MOREIRA, P. G. *Essentials of Error-Control Conding*. Upper Saddle River: John Wiley & Sons, 2006.

FERREIRA, B. C. *DETECÇÃO DE RAIOS CÓSMICOS COM CALORIMETRIA DE ALTAS ENERGIAS*. 118 p. Disserta??o (Mestrado em Engenharia Elétrica) — UNIVERSIDADE FEDERAL do Rio de Janeiro, Rio de Janeiro, 2009.

FLOYD, T. L. Digital Fundamentals. New Delhi: Pearson, 2009. 497 p.

GARVER, L. L. Transmission linear programming. *IEEE Transactions on Power Apparatus and Systems*, Rio de Janeiro, PAS-29, n. 9, p. 168–197, Dec. 1970.

GHATAK, A.; THYAGARAJAN, K. An Introduction to Fiber Optics. [S.l.]: Cambridge

REFERÊNCIAS 41

University Press, 1998.

KERL, J. *Computation in finite fields*. [s.n.], 2004. Disponível em: http://johnkerl.org/doc/ffcomp.pdf>. Acesso em: 20 setembro 2018.

MACHADO, F. B.; MAIA, L. P. *Arquitetura de Sistemas Operacionais*. 4. ed. Rio de Janeiro: LTC, 2007. 105 p. p.

MOBS, E. The cern accelerator complex. complexe des accélérateurs du cern. Jul 2016. General Photo. Disponível em: https://cds.cern.ch/record/2197559.

MORENO, R. L. *Implementação em FPGA de uma Arquitetura Reed-Solomon para Uso em Comunicações Ópticas*. 68 p. Disserta??o (Mestrado em Automação e Sistemas Elétricos Industriais) — UNIVERSIDADE FEDERAL DE ITAJUBÁ, UNIFEI, Itajubá - MG, 2010.

ORFANELLI, S. Pixel detector for cms upgrade. In: *Proceedings of Science, The 27th International Workshop on Vertex Detectors (VERTEX2018).* [S.l.: s.n.], 2019. v. 348, n. 021.

RANDALL, L. *BATENDO À PORTA DO CÉU: O BÓSON DE HIGGS E COMO A FÍSICA MODERNA ILUMINA O UNIVERSO*. São Paulo: Companhia das Letras, 2013. 576 p.

SILVA, D. C. C. e. *Estudo da Codificação de Rede e Análise do seu Desempenho com Fonte de Tráfego HTTP*. 98 p. Disserta??o (Mestrado em Telecomunicações) — Instituto Nacional de Telecomunicações, INATEL, Santa Rita do Sapucaí - MG, 2011.

SKLAR, B. *Digital Communications: Fundamentals and Applications*. Upper Saddle River, NJ, USA: Prentice-Hall, Inc., 1988. ISBN 0-13-211939-0.

SPRACE. *Sprace research group*. São Paulo: [s.n.], 2019. Disponível em: http://sprace.org.br. Acesso em: 15 set. 2018.

TEAM, L. D. *lpGBT Documentation*. [S.l.], 2019. Disponível em: http://padley.rice.edu/cms/OH_GE21_LpGBT/lpGBT_20190215.pdf>. Acesso em: 20 Set. 2019.

TOMEI, T. F. P. *Busca por dimensões extras no detector CMS do Large Hadron Collider*. Tese (doutorado) — Universidade Estadual Paulista, Instituto de Física Teórica, São Paulo, 2012. Disponível em: http://hdl.handle.net/11449/102537>.

WIKIPÉDIA. *GRANDE COLISOR DE HÁDRONS*. 2019. Disponível em: https://pt.wikipedia.org/wiki/Grande_Colisor_de_Hádrons. Acesso em: 15 set. 2019.

APÊNDICE A - LINUX

Neste capítulo será abordado o surgimento e a evolução do sistema operacional Linux. (GARVER, 1970).

APÊNDICE A.1 - HISTÓRICO DO LINUX

Atualmente, ...

Segundo Machado e Maia (2007), o sistema operacional (SO), possui inúmeras funções, as quais podem ser resumidas em duas:

• Facilidade de acesso aos recursos: consiste em ser totalmente transparente ao usuário a maneira como funciona um computador paralelo, ou seja, para um usuário não importa como um arquivo que está em um disquete será lido, mas sim que o mesmo será lido, resumindo, um usuário não precisa saber como será realizado essa ação e suas inúmeras etapas;

Figura 13 - Ilustração.



Fonte: Adaptado de Machado e Maia (2007)

APÊNDICE B - AINDA FALANDO DO LINUX

Neste capítulo será abordado o surgimento e a evolução do sistema operacional Linux.

APÊNDICE B.1 - MELHORIAS PARA O LINUX EM UM AMBIENTE COORPORATIVOS DE DUAS GRNDES FRNTES INTERPRETATIVAS

Atualmente, ...

•Facilidade de acesso aos recursos: consiste em ser totalmente transparente ao usuário a maneira como funciona um computador, ou seja, para um usuário comum não importa como um arquivo que está em um disquete será lido, mas sim que o mesmo será lido, resumindo, um usuário não precisa saber como será realizado essa ação e suas inúmeras etapas. (MACHADO; MAIA, 2007);

Figura 14 - Novo sistema operacional.



Fonte: Machado e Maia (2007)

Para facilitar a vida dos usuários, um exemplo de tabela longa.

Tabela 2 - Espaço de busca combinatório reduzido (*EBCR*) de 10, 5, 3 e 2 soluções com *gap* de 5% Para IEEE

Ramos	Número Máximo de linhas										
	poolreplace=0		poolreplace=1				poolreplace=2				
	5 sol.	2 sol.	10 sol.	5 sol.	3 sol.	2 sol.	10 sol.	5 sol.	3 sol.	2 sol.	
n_{1-2}	3	1	3	4	2	1	4	3	2	0	
n_{1-3}	0	0	0	0	0	0	0	0	0	0	

continua.

Tabela 2 - (Continuação da tabela da página anterior)

	Número Máximo de linhas										
Ramos	poolreplace=0			poolre			poolreplace=2				
	5 sol.	2 sol.	10 sol.	5 sol.	3 sol.	2 sol.	10 sol.	5 sol.	3 sol.	2 sol.	
n_{1-5}	1	1	1	1	1	1	1	1	1	1	
n_{2-4}	0	0	0	0	0	0	0	0	0	0	
n_{2-6}	0	0	0	0	0	0	0	0	0	0	
n ₃₋₉	0	0	0	0	0	0	0	0	0	0	
n ₃₋₂₄	1	1	1	1	1	1	1	1	1	1	
<i>n</i> ₄₋₉	0	0	0	0	0	0	0	0	0	0	
n_{5-10}	0	0	0	0	0	0	0	0	0	0	
n_{6-10}	1	1	1	1	1	1	1	1	1	1	
n_{7-8}	3	2	3	2	3	3	2	3	2	3	
<i>n</i> ₈₋₉	0	0	0	0	0	0	0	0	0	0	
n_{8-10}	0	0	0	0	0	0	0	0	0	0	
n_{9-11}	0	0	0	0	0	0	0	0	0	0	
n_{9-12}	0	0	0	0	0	2	0	0	0	0	
n_{10-11}	1	0	1	0	1	1	0	1	0	1	
n_{10-12}	1	1	1	1	1	1	1	1	1	1	
n_{11-13}	1	1	1	1	1	1	1	1	1	1	
n_{11-14}	0	0	0	0	0	1	0	0	0	0	
n_{12-13}	0	0	0	0	0	0	0	0	0	0	
n_{12-23}	0	0	0	0	0	0	0	0	0	0	
n_{13-23}	0	0	0	0	0	0	0	0	0	0	
n_{14-16}	1	1	1	1	1	1	1	1	1	1	
n_{15-16}	0	0	0	0	0	0	0	0	0	0	
n_{15-21}	0	0	0	0	0	0	0	0	0	0	
n_{15-24}	0	0	0	0	0	0	0	0	0	0	
n_{16-17}	0	0	0	0	0	0	0	0	0	0	
n_{16-19}	0	0	0	0	0	0	0	0	0	0	
n_{17-18}	0	0	0	0	0	0	0	0	0	0	
n_{17-22}	0	0	0	0	0	0	0	0	0	0	
n_{18-21}	0	0	0	0	0	0	0	0	0	0	
n_{19-20}	0	0	0	0	0	0	0	0	0	0	
n_{20-23}	1	1	1	1	1	1	1	1	1	1	
n_{21-22}	0	0	0	0	0	0	0	0	0	0	
n_{1-8}	0	0	0	0	0	0	0	0	0	0	
n_{2-8}	0	0	0	0	0	1	0	0	0	0	
n_{6-7}	0	0	0	0	0	2	0	0	0	0	
n_{13-14}	0	0	0	0	0	1	0	0	0	0	
n_{14-23}	1	0	1	0	1	1	0	1	0	1	
n_{16-23}	0	0	0	0	0	0	0	0	0	0	
n_{19-23}	0	0	0	0	0	0	0	0	0	0	

continua.

Tabela 2 - (Continuação da tabela da página anterior)

Ramos	Número Máximo de linhas										
	poolreplace=0		poolreplace=1				poolreplace=2				
	5 sol.	2 sol.	10 sol.	5 sol.	3 sol.	2 sol.	10 sol.	5 sol.	3 sol.	2 sol.	
F.O	220.28	220.28	220.28	220.28	220.28	220.28	220.28	220.28	220.2	220.2	

Fonte: Dados da pesquisa do autor.

Fim.

ÍNDICE REMISSIVO

computador, 17, 26 paralelo, 26

usuário, 26, 27 comum, 27