

Relatório de Laboratório 1

Projeto e Simulação de um Decoder 3x8 em Lógica Booleana

Aluno: Ramon Mariano
Disciplina: Arquitetura de Computadores
Atividade: Lab 1 — Individual
Ferramentas: GHDL (simulação) e GTKWave (visualização de formas de onda)

1. Objetivo

Projetar e simular um decodificador binário 3x8 (3 entradas, 8 saídas), obtendo a expressão booleana de cada uma das 8 saídas diretamente a partir da tabela verdade, sem o uso de blocos prontos de decoder. O circuito foi implementado em VHDL, verificado por meio de um testbench que excita todas as 8 combinações de entrada previstas na tabela verdade, e simulado com GHDL, com o resultado inspecionado em forma de onda no GTKWave.

2. Projeto Lógico

Um decoder 3x8 possui três entradas (A, B, C) e oito saídas (Y0 a Y7), sendo que, para cada uma das 8 combinações possíveis de entrada, exatamente uma saída assume nível lógico 1 (a saída cujo índice corresponde ao valor binário ABC) e todas as demais permanecem em 0. Cada saída Yn é, portanto, o mintermo correspondente ao número n em binário.

2.1. Tabela Verdade

A	B	C	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0	1	0	0
1	1	0	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1

2.2. Equações Booleanas (por mintermos)

A partir da tabela verdade, cada saída é obtida diretamente como o produto (AND) das entradas na forma direta ou complementada, conforme a linha em que a saída vale 1:

$$\begin{array}{llll} Y0 = A' \cdot B' \cdot C' & Y1 = A' \cdot B' \cdot C & Y2 = A' \cdot B \cdot C' & Y3 = A' \cdot B \cdot C \\ Y4 = A \cdot B' \cdot C' & Y5 = A \cdot B' \cdot C & Y6 = A \cdot B \cdot C' & Y7 = A \cdot B \cdot C \end{array}$$

onde X' representa a negação (NOT) do sinal X e "." representa a operação AND. Cada saída é, portanto, implementada com uma única porta AND de 3 entradas, alimentada pelas versões diretas ou negadas de A, B e C conforme o mintermo.

2.3. Tabela verdade manuscrita (registro original)

Ramon Mariano Ara Comp 02/26

Tabela verdade decoder 3bits

$nY_0; n10 \geq n \geq 7$

	A	B	C	Y_0	Y_1	Y_2	Y_3	Y_4	Y_5	Y_6	Y_7
0	0	0	0	1	0	0	0	0	0	0	0
1	0	0	1	0	1	0	0	0	0	0	0
2	0	1	0	0	0	1	0	0	0	0	0
3	0	1	1	0	0	0	1	0	0	0	0
4	1	0	0	0	0	0	0	1	0	0	0
5	1	0	1	0	0	0	0	0	1	0	0
6	1	1	0	0	0	0	0	0	0	1	0
7	1	1	1	0	0	0	0	0	0	0	1

equações

$\overline{A}\overline{B}\overline{C} = Y_0$
 $\overline{A}\overline{B}C = Y_1$
 $\overline{A}B\overline{C} = Y_2$
 $\overline{A}BC = Y_3$
 $A\overline{B}\overline{C} = Y_4$
 $A\overline{B}C = Y_5$
 $AB\overline{C} = Y_6$
 $ABC = Y_7$

Por min termos, obtemos:

Figura 1 — Tabela verdade e equações por mintermos, manuscritas (tabela_verdade.jpg).

3. Diagrama do Circuito (Portas Lógicas)

O circuito é implementado apenas com portas NOT e AND: três portas NOT geram os complementos A' , B' e C' ; em seguida, oito portas AND de três entradas combinam A , B e C (diretos ou negados) para produzir cada uma das saídas Y_0 a Y_7 , exatamente como definido pelas equações da seção 2.2.




Figura 2 — Diagrama lógico manuscrito: 3 entradas, 3 portas NOT e 8 portas AND de 3 entradas, uma por saída (diagrama_logico.jpg).

4. Implementação em VHDL

O decoder foi descrito em VHDL de forma puramente combinacional, com cada saída atribuída diretamente pela expressão booleana correspondente (lógica booleana explícita, sem uso de process/case ou de componentes de decoder prontos), refletindo fielmente as equações obtidas na seção 2.2. Arquivo: decoder3x8.vhd.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity decoder3x8 is
    Port (
        A : in STD_LOGIC;
        B : in STD_LOGIC;
        C : in STD_LOGIC;
        Y : out STD_LOGIC_VECTOR(7 downto 0)
    );
end decoder3x8;

architecture LogicaBooleana of decoder3x8 is
begin

    -- Decoder 3x8 implementado com lógica booleana
    -- Cada saída corresponde a um mintermo das entradas A, B e C

    Y(0) <= (not A) and (not B) and (not C); -- 000
    Y(1) <= (not A) and (not B) and C;      -- 001
    Y(2) <= (not A) and B and (not C);      -- 010
    Y(3) <= (not A) and B and C;            -- 011
    Y(4) <= A and (not B) and (not C);      -- 100
    Y(5) <= A and (not B) and C;            -- 101
    Y(6) <= A and B and (not C);            -- 110
    Y(7) <= A and B and C;                  -- 111

end LogicaBooleana;
```

5. Testbench

O testbench instancia o decoder como Device Under Test (DUT) e aplica sequencialmente, a intervalos de 10 ns, as 8 combinações de A, B e C previstas na tabela verdade (000 a 111), permitindo observar a saída Y correspondente a cada mintermo. Arquivo: tb_decoder.vhd.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity tb_decoder is
end tb_decoder;

architecture Simulacao of tb_decoder is

    signal A : STD_LOGIC := '0';
    signal B : STD_LOGIC := '0';
    signal C : STD_LOGIC := '0';
    signal Y : STD_LOGIC_VECTOR(7 downto 0);

begin

    DUT: entity work.decoder3x8
        port map (
            A => A,
            B => B,
            C => C,
            Y => Y
        );

end Simulacao;
```

```

    );

processo_estimulos: process
begin
    -- ABC = 000 -> Y0
    A <= '0'; B <= '0'; C <= '0';
    wait for 10 ns;

    -- ABC = 001 -> Y1
    A <= '0'; B <= '0'; C <= '1';
    wait for 10 ns;

    -- ABC = 010 -> Y2
    A <= '0'; B <= '1'; C <= '0';
    wait for 10 ns;

    -- ABC = 011 -> Y3
    A <= '0'; B <= '1'; C <= '1';
    wait for 10 ns;

    -- ABC = 100 -> Y4
    A <= '1'; B <= '0'; C <= '0';
    wait for 10 ns;

    -- ABC = 101 -> Y5
    A <= '1'; B <= '0'; C <= '1';
    wait for 10 ns;

    -- ABC = 110 -> Y6
    A <= '1'; B <= '1'; C <= '0';
    wait for 10 ns;

    -- ABC = 111 -> Y7
    A <= '1'; B <= '1'; C <= '1';
    wait for 10 ns;

    wait;
end process;

end Simulacao;

```

6. Simulação e Resultados

A simulação foi executada com o GHDL (análise, elaboração e execução do testbench, gerando o arquivo de ondas resultado.ghw) e o resultado foi inspecionado no GTKWave. A figura a seguir mostra as formas de onda de A, B, C e do barramento de saída Y[7:0] ao longo dos 80 ns de simulação (8 intervalos de 10 ns).




Figura 3 — Formas de onda no GTKWave a partir de resultado.ghw.

6.1. Verificação: saída obtida x saída esperada

Em cada intervalo de 10 ns, o barramento Y[7:0] (formato hexadecimal, bit 0 = Y0 na posição menos significativa) assumiu os valores 01, 02, 04, 08, 10, 20, 40 e 80, cada um ativando exatamente um bit — o correspondente ao mintermo de ABC no instante. O resultado observado corresponde exatamente ao previsto pela tabela verdade da seção 2.1, confirmando o funcionamento correto do decoder para as 8 combinações de entrada.

Intervalo	A B C	Y[7:0] (hex)	Saída ativa	Esperado (tabela)	OK?
0-10 ns	0 0 0	01	Y0 = 1	Y0 = 1	✓
10-20 ns	0 0 1	02	Y1 = 1	Y1 = 1	✓
20-30 ns	0 1 0	04	Y2 = 1	Y2 = 1	✓
30-40 ns	0 1 1	08	Y3 = 1	Y3 = 1	✓
40-50 ns	1 0 0	10	Y4 = 1	Y4 = 1	✓
50-60 ns	1 0 1	20	Y5 = 1	Y5 = 1	✓
60-70 ns	1 1 0	40	Y6 = 1	Y6 = 1	✓
70-80 ns	1 1 1	80	Y7 = 1	Y7 = 1	✓

As 8 linhas conferem com a tabela verdade da seção 2.1: a simulação reproduz corretamente o comportamento especificado para o decoder 3x8.

7. Conclusão

O decoder 3x8 foi projetado a partir da tabela verdade, com cada uma das 8 saídas obtida como produto lógico (mintermo) das entradas diretas ou complementadas, sem uso de componentes de decoder prontos. A descrição em VHDL implementa essas equações de forma direta, e a simulação com GHDL/GTKWave, excitando as 8 combinações de entrada via testbench, confirmou que cada saída Y_n é ativada exclusivamente quando ABC corresponde ao valor binário de n, validando o funcionamento do circuito.

8. Artefatos Entregues

Os arquivos a seguir compõem o pacote de entrega RamonMariano-Lab1.zip, conforme solicitado no enunciado:

- tabela_verdade.jpg — foto do manuscrito com a tabela verdade e as equações booleanas.
- decoder3x8.vhd — descrição VHDL do decoder 3x8 em lógica booleana.
- tb_decoder.vhd — testbench que excita as 8 combinações de entrada previstas na tabela verdade.
- diagrama_logico.jpg — foto do manuscrito com o diagrama do circuito em portas lógicas (NOT + AND).
- resultado.ghw — arquivo de ondas gerado pelo GHDL com o resultado completo da simulação.