

\_\_

()





,

1

LIBRARY ieee;
USE ieee. Std-Logic\_1164.all;

درابد التابخارها رامع في لنم ويديديج بتم لم.

2 PACK my-package Is

10 - FUNCTION "-" (a,b: STD\_LOGIC\_VECTOR) RETURN STD\_LOGIC\_VECTOR

11- ALIAS aa: STD\_LOGIC\_VECTOR (1 TO a 'LENGTH) IS a;

12- ALIAS bb: STD\_LOGK\_VECTOR (1 TO b LENGTH) IS b;

13- VARIABLE result: STD\_LOGIC\_VECTOR (1 To a LENGTH);

14. VARIABLE Cally: STD\_LOGIC := '0';

15 BEGIN

16- FOR I IN VESUIT REVERSE\_RANGE LOOP

17. result(i) := aa(i) xor bb(i) xor carry;

ازجتی فاندش تا بلین (Function to begin) مین فاندش فاندش تا بلین (Function to begin) مین فاندش فاندش تا بلین

دو ورودی مه و طام STD\_LOGIC\_VECTOR هستنه هر اندیس گذاری ترانندداشته باشند. بیس با مه و طاط بلذار کرداز ۱ تا طولی که دارد باشد. میمن زمالیز، روماست. دو متغیر result و داری

18- carry := (aa AND bb(i)) or (aa(i) AND carry) or (bb(i) AND carry);

12- oR (bb(i) AND carry);

20- END Loop;

21. RETURN result;

22- END FUNCTION "-";

23 - END PACKAGE BODY;

main code: - \_\_\_\_\_

LIBRARY icee;

USE icee. Std - Logic - 1164.all;

USE Work my - package all;

ENTITY add-stologic IS

PORT (n: IN STD-LOGIC-VECTOR (7 DOWNTO 0);

y: OUT STD\_LOGIC\_VECTOR (7 DOWN TO 0);

END ENTITY,

ARCHITECTURE adder of add-stollogic IS

CONSTANT CONST: STD\_LOGIC\_VECTOR (7 DOWNTO 0) := "00001111";

BEGIN

Y <= x + Const + "Ollllll"; -- overloaded "-" operator END ARCHITECTURE;

زوجی و درودی این مع طول د هم اندیسی فروجی باشد. داخل بدنه ارجیتیم ایده به عبلی یک معدار بدهم الاسان ۱۵۰۰ در داخل بو نه معطری مع اید کا تخصیص داده تود به بورت وروزی و کانستنت رعد داده شده که این معدار این ساد

الله الم الموادي المو

--- Package: --

PACKAGE my-declarations IS

TYPE twoD IS ARRAY (NATRURAL RANGE <>, NATRURAL RANGE<>)

COMPONENT MUX IS

PORT (a, b, sel: IN BIT; x: out BIT);

END COMPONENT;

COMPONENT flipflop Is.
port (d, CIK: IN BIT; q: OUT BIT);

END COMPONENT;

END PACKAGE;

USE work.my-declarations.all;

ENTITY shift\_register Is

GENERIC (M: POSITIVE := 4;

N: POSITIVE := 8);

PORT (CIK, load: IN BIT;

X: IN BIT- VECTOR (N-1 DOWN TO 0);

1: IN twoD(0 TO M-1, N-1 DOWNTO 0);

y: OUT BIT-VECTOR (N-1 POWNTO 0));

END ENTITY;

ادامه درهمذره بعد

```
ARCHITECTURE Structural of shift-tegister Is (3)
      SIGNAL U: twoD (O TO M, N-1 DOWNTO O);
      SIGNAL V: twoD ( O TO M-1, N-1 DOWNTO 0);
  BEGIN
     ---- Transfer u and u > y: -
     gent: FOR I IN N-1 DOWNTO O GENERATE
        u(o,i) <= x(i);
        y(i) <= u(m,i);
     END GENERATE gen1;
      -- - update internal arry: -
     genz: FOR I IN O TO M-1 GENERATE
       gen3; FOR I IN N-1 DOWNTO O GENERATE
        mux1: mux port MAP (u(i,j), d(i,j), load, v(i,j));
        1ff1; flipflop PORT MAP (V(i,i), CIK, u(i+1,i));
      END GENERATE gens;
    END GENERATE gen 2;
  END ARCHITECTURE;
```