با سلام خدمت دانشجویان عزیز

در خصوص ویدیوی آموزش ISE که توی گروه ارسال کرده بودم، نکتهای از قلم افتاد که در این نوشته خدمتتون ارائه داده و از شما میخواهم اگر تجربهی ارزشمند مرتبط با این موضوع دارید به بنده هم منتقل بفرمایید.

در تغییر نوع شبیه سازی از مدل رفتاری (Behavioral) به مدل پساسیمکشی (PAR: Place and Route) دیدیم که خطایی از شبیه سازی از مدل رفتاری رفع آن ناچار شدیم نوع پورتها در اعلان کامپوننت را (برخلاف آن چه که در فایل اصلی از نوع Signed تعریف کرده بودیم) به نوع Std logic vector تغییر دهیم.

نکتهای که آینجا می خواهم خدمتتان عرض کنم این است که حسب ظاهر امر، در شبیهسازی PAR ناچاراً باید اعلان کامپوننتها مبتنی بر نوع Std\_logic\_vector انجام و در شبیهسازی رفتاری هم ناچاراً باید همان نوع اولیه استفاده شده در تعریف پورتها (در مثال ما، یعنی نوع Signed) استفاده شود. این مطلب را در فایل بستر آزمایش (Testbench) زیر با توضیحات سبزرنگ مشخص کردهام. فایل زیر برای شبیه سازی PAR تنظیم شده است. اگر بخواهیم آن را برای شبیه سازی رفتاری استفاده کنیم، باید خطوطی که فعلاً سبزرنگ (یعنی توضیح) شدهاند (خطوط ۲۸ تا ۳۹، ۴۴ تا ۴۵، ۱۵ تا ۱۱۸ تا ۱۱۸) را سبزرنگ رتوضیح) کنیم.

```
1 LIBRARY ieee;
 2 USE ieee.std logic 1164.ALL;
 3 USE ieee.numeric std.ALL;
 5 ENTITY MyTB IS
 6 END MyTB;
 8 ARCHITECTURE behavior OF MyTB IS
 9
10
        -- Component Declaration for the Unit Under Test (UUT)
11
12 -- The following lines only works in Post-Route Simulation !!!
      COMPONENT MyAddMulipy
14
      PORT (
          A : IN std logic vector(3 downto 0);
          B : IN std logic vector(3 downto 0);
16
          clk : IN std_logic;
17
          Sum : OUT std logic vector(4 downto 0);
18
19
          S: OUT std logic vector(3 downto 0);
20
          Cout : OUT std logic;
          Prod : OUT std logic vector(7 downto 0)
21
22
       END COMPONENT:
23
25
26 -- The following lines only works in Behavioral Simulation !!!
27 -- component MyAddMulipy
28 -- Port ( A
                   : in
                                Signed (3 downto 0);
```

```
B : in Signed (3 downto 0);
29 --
30 --
31 --
               Sum : out Signed (4 downto 0);
32 ----
                Sum : inout Signed (4 downto 0);
33 --
34 --
35 --
                      : out
                               Signed (3 downto 0);
               Cout : out STD LOGIC;
36 --
37 --
              clk : in STD LOGIC;
38 --
               Prod : out Signed (7 downto 0));
39 -- end component;
40
41
42
     --Inputs
43
44 -- signal A : signed(3 downto 0) := (others => '0');
45 -- signal B : signed(3 downto 0) := (others => '0');
     signal A : std logic vector(3 downto 0) := (others => '0');
     signal B : std logic vector(3 downto 0) := (others => '0');
47
48
     signal clk : std logic := '0';
49
     --Outputs
50
51 -- signal Sum : signed(4 downto 0);
52 -- signal S : signed(3 downto 0);
53 -- signal Prod : signed(7 downto 0);
54
     signal Sum : std logic vector(4 downto 0);
     signal S : std logic vector(3 downto 0);
     signal Prod : std logic vector(7 downto 0);
56
      signal Cout : std logic;
57
58
     -- Clock period definitions
59
     constant clk period : time := 20 ns;
60
61
62 BEGIN
63
      -- Instantiate the Unit Under Test (UUT)
64
65
      uut: MyAddMulipy PORT MAP (
             A => A,
66
             B \Rightarrow B,
67
             Sum => Sum,
68
69
             S \Rightarrow S,
70
             Cout => Cout,
             clk => clk.
71
             Prod => Prod
72
73
           );
74
75
      -- Clock process definitions
76
      clk process :process
77
      begin
         clk <= '0';
78
79
         wait for clk period/2;
80
        clk <= '1';
81
         wait for clk period/2;
     end process;
82
83
84
```

```
85 -- Stimulus process
     stim_proc: process
begin
86
87
        -- hold reset state for 100 ns.
88
        wait for clk period*4;
        A <= "0111";
B <= "0011";
90
91
92
93
      wait for clk period*4;
94
        A <= "1111";
95
        B <= "1011";
96
97
98
       wait for clk period*4;
99
100
        A <= "1111";
101
        B <= "0011";
102
103
104
       wait for clk period*4;
        A <= "1100";
B <= "0101";
105
106
107
108
     wait for clk period*4;
109
        A <= "0111";
110
        B <= "1000";
111
112
113
A <= std logic vector(to signed(6,4));
117
118
        B <= std logic vector(to signed(-7,4));</pre>
119
120
        wait;
121
122 end process;
123
124 END;
125
```