
فصل ۱۱ پیاده سازی مداری دروازههای منطقی

(الف) ۸۲۴ V، در صورتی که دو ورودی را به هم متصل کنیم

(الع) $\beta=1$ در صورتی که یک ورودی را به زمین متصل کنیم . فرض کنید که $\beta=1$ (ب) $\gamma=1$ در صورتی که یک ورودی را به زمین متصل کنیم . فرض کنید که $\gamma=1$

(ب) ۷ ۱/۵۵ در صورتی . (ب) NOR نکل ۱۱–۱۰ را هنگام صفر بودن هر دو ورودی، یک بودن هر دو ورودی، توان هر دو ورودی، توان مصرفی دروازهٔ و یک بودن یک ورودی و صفر بودن ورودی دیگر حساب کنید. 11-1

و یک بودن یک ورودی و منطقی $^\circ$ و $^\circ$ را $^\circ$ و فرض کنید و سطوح منطقی $^\circ$ و $^\circ$ و $^\circ$ مدار شکل م $^\circ$ $^\circ$ به نوع دروازهای است $^\circ$ $^\circ$ $^\circ$ را $^\circ$ 11-1. ورودی به کار برید.



شكل م ١١-٩ مسئلة ١١-٩ را ببينيد.

۱۱-۱۰. خو وجیهای دو دروازهٔ NOR ساخته شده به صورت RTL را به هم متصل کردهایم. در این خروجی مشترک چه تابعی از ورودیها ایجاد میشود؟


۱۱-۱۱. بروندهی دروازهٔ DTL در کدام حالت خروجی محدودتر است؟

یک دروازهٔ RTL کم توان ، مشابه مدار شکل ۱۰–۱۰ ولی با $R_B=1/2$ ه و $R_C=\pi/\epsilon$ در نظر 11-71. بگيريد.

(الف) حاشیههای نویز NM_L و NM_H را به ازای بروندهی 0 حساب کنید.


 (Ψ) بروندهی N را به ازای $NM_H = NM_L$ بیابید.

بروندهی دروازهٔ DTL شکل م ۱۱–۱۳ را تعیین کنید. برای تمام تر انزیستورها $\delta=0$.



شكل م ١١-١٣ مسئلة ١١-١٣ را ببينيد.

شكل م ١١-٢١ مسئلة ١١-٢١ را ببينيد.



شكل م ١١-٢٣ مسئلة ١١-٢٣ را ببينيد.

۲۳-۱۱. شکل م ۲۱-۲۳ یک دروازهٔ AND را نشان می دهد. جریان منبع تغذیه را هنگام بالا بودن خروجی و پایین بودن خروجی یابید. داریم $\beta_F = 0$ و $\beta_R = 0$. وضعیت تمام تر انزیستورها را در دو حالت تعیین کنید.

۲۷-۱۱ برای دروازهٔ 548/748 شکل ۲۱-۲۷

(الف) بروندهی را بیابید.

(ب) توان مصرفی متوسط را حساب کنید.

به وقام متوسط را حساب کنید. شکل م ۲۱–۲۵ یک مدار وارونساز TTL را نشان می دهد. با استفاده از پارامترهای تر انزیستور بیان نمه در متن درس، ولی با ۲۰ $\beta_F = \gamma$ و $\gamma_F = \gamma_F$.


(الف) مشخصهٔ انتقال ولتار را رسم کرده، تمام نقاط شکست را مشخص کنید.

(ب) حاشیههای نویز را به ازای $NM_H = NM_L$ بیابید.

با فرض این که تنها یک کلکتور (C_1) به یک وارونساز مشابه متصل است، V_{OM} و V_{OM} را در C_1


اکنون فرض کنید که هر یک از دو کلکتور به وارونساز مشابهی متصل هستند و V_{ON} و V_{ON} و V_{ON} دا در C_1 تعیین کنید.

۱۲-۲۲. برای مدار ۱۲ شکل م ۲۱-۳۲ معادلهٔ منطقی خروجی را بر حسب دو متغیر ورودی بیابید.




شكل م ٢١-٣٢ مسئلة ٢١-٣٢ را ببينيد .

۱۱-۱۳. برای مدار I^۲L شکل م ۲۱–۳۳ معادلهٔ منطقی دو خروجی را بر حسب دو متغیر ورودی بیابید.



شكل م 11-۳۳ مسئلة ۱۱-۳۳ را ببينيد.

ستانهٔ این وارونساز را بیابید. و نشان می دهد. و لتاژ آستانهٔ این وارونساز را بیابید. و ستانهٔ این وارونساز را بیابید. و ستانهٔ این و این



شكل م ١١-٣٤ مسئلة ١١-٣٣را ببينيد.

۳۵–۱۱ برای یک مدار CMOS توان مصرفی ایستا صفر است. مدار با منبع تغذیهٔ ۷ و فرکانس MHz ه ۱۵ می کند. برای کاهش توان مصرفی پویای این مدار ولتاژ تغذیه را به ۳٫۳ ۷ می رسانیم. توان مصرفی به چه نسبتی کاهش می یابد؟ اگر به جای این کار فرکانس کار را به ۳۳ MHz برسانیم، توان مصرفی به چه نسبتی کاهش می یابد؟

سبت W/L ماسفت p کانال بائید؛ P کانال بائید؛ P کانال بائید؛ P کانال بائید؛ P کانال بائید؛

۳۷-۱۱. بهترین سطح آستانه برای یک وارونساز، برای ماکزیمم شدن حاشیهٔ نویز کجاست؟

۱۱-۸۳. توضیح دهید که چرا توان مصرفی مدارهای CMOS با فرکانس کار مدار متناسب است؟

۱۱- ۳۹. برای ساخت یک دروازهٔ NAND سه ورودی چند تر انزیستور NMOS و چند تر انزیستور ۱۹ و پخند تر انزیستور ۱۹ و ۱۸ و پخند؟ لازم است ؟ شکل مدار را رسم کنید. کدام تر انزیستورها مساحت بیشتری از تراشه را اشغال می کنند؟

۴۰-۱۱ مداریک NOR سه ورودی CMOS را رسم کنید. اندازهٔ تر انزیستورها را تعیین کنید، به نحوی که توانایی جریاندهی مدار در بدترین حالت مانند جریاندهی وارونساز پایه باشد.

برای ایجاد خروجی $Y = \overline{A}BC + \overline{A}\overline{B}C + \overline{A}\overline{B}C$

دو ساختار CMOS متفاوت برای تابع $X = A \stackrel{-}{B} + A \stackrel{-}{B}$ ، برسم کنید.

۲۱–۴۳. یک مدار CMOS برای ایجاد تابع $\frac{AB}{B} + AB + Y$ رسم کنید. اندازهٔ تر انزیستورها را به نحوی نمین کنید که توانایی جریاندهی دروازه در بدترین حالت با وارونساز پایه یکسان باشد.

۱۱-۴۴. با استفاده از دروازهٔ انتقال مداری طرح کنید که خروجی تابعی بولی داده شده در مسئلهٔ ۱۱-۲۱راابطه

لا – ۱۵ با استفاده از دروازهٔ انتقال مداری بسازید که خروجی $Y = \overline{ABC} + \overline{ABC} + \overline{ABC}$ با استفاده از دروازهٔ انتقال مداری بسازید که خروجی را به عنوان متغیر کنترهٔ دروازه به کار برید.

.. ر کسیر سرن صده دروازه به کار برید. در در در در در در در به کار برید. شکل م ۱۱-۴۶ را تحلیل کرده ، معادلهٔ بولی خروجی را بر حسب ورودبها به دست اور بد.

۱۱–۴۷. جدول درستی مدار ساخته شده با دروازهٔ انتقال CMOS شکل م ۱۱-۴۷را رسم ^{کرده، معادلهٔ بولی} خروجی را بر حسب متغیرهای ورودی به دست آورید.