




(۱)



سیگنال CLK دارای ۱۰۰MHz است



باید توسط FSM کنترل شود با دستورات و آینه (مدلسازی رفتاری)



یک تابع در بسته Package برای عملگر (-) تعریف تابع
~~STD-Logic-Vector~~ Logic Vector

از مدل مثال‌های سر بارگذاری است با استفاده از فونکشن (Function) منفی

پس ابتدا یک یکدیج می‌آوریم. اسم تابع را عملگر فونکشن منفی می‌گذاریم

----- Package: -----

LIBRARY ieee;

USE ieee.std-logic-1164.all;

در ابتدا کتابخانه ما را معرفی می‌کنیم و یک یکدیج می‌گیریم.

9 PACK my-package IS

- 10- FUNCTION "-" (a, b : ~~STD-Logic-Vector~~ STD-LOGIC_VECTOR) RETURN STD-LOGIC_VECTOR
- 11- ALIAS aa: STD-LOGIC_VECTOR(1 TO a 'LENGTH) IS a;
- 12- ALIAS bb: STD-LOGIC_VECTOR(1 TO b 'LENGTH) IS b;
- 13- VARIABLE result: STD-LOGIC_VECTOR(1 TO a 'LENGTH);
- 14- VARIABLE carry: STD-LOGIC := '0';
- 15- BEGIN
- 16- FOR i IN result 'REVERSE_RANGE Loop
- 17- result(i) := aa(i) XOR bb(i) XOR carry;

از بخش فونکشن تا begin (Function to begin) بخش اعلان است. دوتا ALIAS اعلان می‌شود

دو ورودی a و b که STD-LOGIC-VECTOR هستند هر اندیس ندارند و ترانزیتور داشته باشند. پس با aa و bb بنویسیم که از ۱ تا طولی که دارد باشد. یعنی زمالیزه است. دو متغیر result و carry هم داریم

- 18- carry := (aa AND bb(i)) OR (aa(i) AND carry) OR (bb(i) AND carry);
- 19- OR(bb(i) AND carry);
- 20- END Loop;
- 21- RETURN result;
- 22- END FUNCTION "-";
- 23- END PACKAGE BODY;

چون ما یکدیج داریم در قسمت اصل داخل کتابخانه ها باید ~~work.my-package.all~~ ~~work.my-package.all~~ / ایندیم

main code: -

LIBRARY ieee;

USE ieee.Std-Logic-1164.all;

USE work.my-package.all;

ENTITY add_stdlogic IS

PORT (x: IN STD_LOGIC_VECTOR(7 DOWNTO 0);

y: OUT STD_LOGIC_VECTOR(7 DOWNTO 0);

END ENTITY;

ARCHITECTURE adder OF add_stdlogic IS

CONSTANT Const: STD_LOGIC_VECTOR(7 DOWNTO 0) := "00001111";

BEGIN

Y <= X + Const + "01111111"; --overloaded "+" operator


END ARCHITECTURE;

فرضه ورودی با به هم طول و هم اندیسی فروبی باشد. داخل بدنه اریثمیتیک با به هم قبلی یک مقدار به هم
 "00001111" در داخل بدنه معطری هم باید ۷ تخصیص داده شود به پورت ورودی و کانستنت و عدد داده شده که
 این مقدار باید سر بارگذاری یا overload باشد

یک شیفت رجیستر ۴-بیتی در نظر بگیرید که بتواند بارگذاری موازی انجام دهد.

که عام Generic در حالت دلخواه N بیتی.

مواقعی که کد نویسی ما زیاد شود از GENERATE استفاده میکنیم



----- Package: -----

PACKAGE my_declarations IS

TYPE twoD IS ARRAY (NATURAL RANGE <>, NATURAL RANGE <>) OF BIT;

COMPONENT mux IS

PORT (a, b, sel: IN BIT; x: OUT BIT);

END COMPONENT;

COMPONENT flipflop IS

PORT (d, clk: IN BIT; q: OUT BIT);

END COMPONENT;

END PACKAGE;

----- Main code: -----

USE work.my_declarations.all;

ENTITY shift_register IS

GENERIC (M: POSITIVE := 4;

N: POSITIVE := 8);

PORT (clk, load: IN BIT;

x: IN BIT-VECTOR (N-1 DOWNTO 0);

d: IN twoD (0 TO M-1, N-1 DOWNTO 0);

y: OUT BIT-VECTOR (N-1 DOWNTO 0));

END ENTITY;

13 ARCHITECTURE structural of shift-register IS (3 سوال)

SIGNAL u: twoD (0 To M, N-1 DOWNT0 0);

SIGNAL v: twoD (0 To M-1, N-1 DOWNT0 0);

BEGIN

--- Transfer $x \rightarrow u$ and $u \rightarrow y$: ---

gen1: FOR i IN N-1 DOWNT0 0 GENERATE

u(0,i) <= x(i);

y(i) <= u(M,i);

END GENERATE gen1;

--- update internal arry: ---

gen2: FOR i IN 0 TO M-1 GENERATE

gen3: FOR j IN N-1 DOWNT0 0 GENERATE

mux1: mux PORT MAP (u(i,j), d(i,j), load, v(i,j));

dff1: flipflop PORT MAP (v(i,j), clk, u(i+1,j));

END GENERATE gen3;

END GENERATE gen2;

END ARCHITECTURE;

توضیحات:

فرض شده است که فایلی به نام mux و flipflop قبلاً نوشته شده است. در پلج ما اعلان ها را قرار دادیم تا که اصلی را بگیر اعلان ها نشود. 3 عملیات اعلان داریم. یک اعلان twoD آرایه. در واقع حدود اندیس ها را مشخص کردیم و در این قسمت حدود آزاد است و نوع کلی و آرایه دو بعدی تعریف کردیم. از نوع بیت است در کامپوننت و فلیپ فلاپ داخل پلج آوردیم. که اصلی ابتدا که پلج را می نویسیم. M تعداد طبقات است که 4 تا است و عرضی بیت N است که 8 بیت است و D ها دو بعدی ما است. چون ما t به t داریم و هر دوری یک عرضی بیت دارد. پس دوست تعریف می شود. در بخش اعلان معیاری، سیگنال میانی برای حساب کردن کامپوننت ها می آید. و باید دید لک کنیم. بعد نمونه سازی انجام داریم پس قدم اول وصل کردن u به mux است و آخری u به خروجی وصل می شود. با دستور for generate u را وصل کردیم. هر کدام N عرضی بیت داشتند. بعد اول طبقه است و شماره دوم عرضی بیت است. در حلقه که نیز ما نمونه سازی می کنیم.