دانشگاه صنعتی شاهرود دانشکده برق

آزمون مجازی درس «اصول طراحی سیستمهای FPGA/ASIC» _ دی ۱۳۹۹

سوال دوم گروه اول

- ۱_پاسخها کاملا واضح و خوانا باشند.
- ۲ ـ در طول مدت آزمون هیچ پیام یا فایلی در گروه ارسال نشود.
 - ٣_ آزمون متن باز است.
 - ٢_ كدها كامل و همراه با توضيحات باشند.
- ۵_ هر ابهامی بود خودتان فرض مناسبی را در نظر گرفته و مساله را حل کنید. لذا در طول آزمون سوال نفرمایید.
- على از اتمام مهلت آزمون تمام عكسها از پاسخنامه خود را بايد (فقط به خصوصي بنده) ارسال كرده باشيد؛
 حالا تمام عكسها را داخل يك فايل pdf قرار داده و آن را به خصوصي بنده ارسال كنيد. اين فايل pdf اشكالي ندارد
 كه بعد از اتمام مهلت آزمون ارسال شود اما در اولين فرصت ممكن ارسال شود.
 - ۷_ <mark>پاسخهای مشابه مشمول کسر یا حذف نمره می شوند.</mark>

۲_ یک کد VHDL برای توصیف مداری بنویسید که یک عملوند N_بیتی DATA و یک عملوند تکبیتی PAR را دریافت کرده و یک خروجی N+1 بیتی تولید کند؛ N بیت کمارزش این خروجی، همان عملوند ورودی و بیت پرارزش آن نیز بیت توازن متناظر با این عملوند ورودی باشد (بیت پرارزش همان بیت منتهی الیه سمت چپ است). اگر PAR مقدار صفر داشته باشد از توازن زوج و اگر مقدار ۱ داشته باشد، از توازن فرد استفاده شود. در کد خود از تابع و در بخش موجودیت (Entity) استفاده کنید. کد شما باید قابلیت عام (GENERIC) داشته باشد (یعنی برای هر طول دلخواه از ورودی کار کند). تمام ورودی ها باید از نوع std_logic یا std_logic باشند. در تابع خود چک کنید که عملوند PAR مقدار مُجاز به خود گرفته باشد.