دانشگاه صنعتی شاهرود دانشکده برق

آزمون مجازی درس «اصول طراحی سیستمهای FPGA/ASIC» _ دی ۱۳۹۹

سوال اول گروه دوم

- ۱_پاسخها کاملا واضح و خوانا باشند.
- ۲ ـ در طول مدت آزمون هیچ پیام یا فایلی در گروه ارسال نشود.
 - ٣_ آزمون متن باز است.
 - ۴_ كدها كامل و همراه با توضيحات باشند.
- ۵_ هر ابهامی بود خودتان فرض مناسبی را در نظر گرفته و مساله را حل کنید. لذا در طول آزمون سوال نفرمایید.
- على از اتمام مهلت آزمون تمام عكسها از پاسخنامه خود را بايد (فقط به خصوصي بنده) ارسال كرده باشيد؛
 حالا تمام عكسها را داخل يك فايل pdf قرار داده و آن را به خصوصي بنده ارسال كنيد. اين فايل pdf اشكالي ندارد
 كه بعد از اتمام مهلت آزمون ارسال شود اما در اولين فرصت ممكن ارسال شود.
 - ۷_ پاسخهای مشابه مشمول کسر یا حذف نمره می شوند.

BCD1 مربوط به توصیف مداری را بنویسید که یک ورودی ۶ بیتی BIN و دو خروجی چهاربیتی VHDL (رقم دهدهی کمارزش) و BCD2 (رقم دهدهی پرارزش) داشته و مدار ارقام دهدهی مربوط به عدد باینری ورودی را در پورتهای خروجی نمایش دهد. برای مثال اگر ورودی به صورت 100101 (معادل با عدد ۳۵ دهدهی و شامل ارقام دهدهی و و ۵) باشد، باید کد 0011 (معادل با رقم کمارزش ۵ دهدهی) در پورت BCD1 و کد 0011 (معادل با رقم پرارزش ۳ دهدهی) در پورت BCD1 و کد BCD1 تولید شود. کار خود را به کمک مفهوم روال و در بخش معماری انجام دهید. تمام ورودی مقدار مُجاز ۰ باید از نوع logic یا دورودی مقدار مُجاز ۰ باید از نوع logic یا ۱ به خود گرفته باشند.