## دانشگاه صنعتی شاهرود

## دانشکده مهندسی برق

آزمون مجازی\_درونترمی «طراحی سیستمهای دیجیتال (ASIC, FPGA)» آذر ۱۴۰۰

## گروه پنجم

- ۱ مدت آزمون ۱۱۰ دقیقه است.
- ۲ <mark>توضیحات برنامه خود را فراموش نکنید.</mark>
- ۳- برای مدار خود نمودار جعبه سیاه رسم کنید.
- ۴- هرگاه از مدل FSM استفاده می کنید حتما دیا گرام حالت آن را نیز ترسیم کنید.
  - ۵- پاسخها کاملا واضح و خوانا باشند.
    - ۶- آزمون متن باز است.
- ۷- هر ابهامی بود خودتان فرض مناسبی را در نظر گرفته و مساله را حل کنید. <mark>لذا در طول آزمون سوال نفرمایید.</mark>
- ۸- تا قبل از اتمام مهلت آزمون تمام عکسها از پاسخنامه خود را باید (فقط به خصوصی بنده) ارسال کرده باشید؛ حالا تمام عکسها را داخل یک فایل pdf قرار داده و آن را به خصوصی بنده ارسال کنید. این فایل pdf اشکالی ندارد که بعد از اتمام مهلت آزمون ارسال شود اما در اولین فرصت ممکن ارسال شود.
  - ٩ مىتوانىد تنها فايل pdf را ارسال كنيد اما بايد حتما قبل از اتمام مهلت آزمون باشد.
  - ١ كيفيت فايل pdf حتما بايد مناسب و جهت متن آن از بالا به پايين باشد تا بررسي آن راحت باشد.
    - ۱۱\_ پاسخهای مشابه مشمول کسر یا حذف نمره می شوند.
      - ۱ \_ الف) یک JKFF را به کمک یک PLA پیادهسازی کنید.
    - ب) برای پیادهسازی کاربردهای زیر شما CPLD را مناسبتر میدانید یا FPGA را؟ چرا؟
      - پیادهسازی پروتکل انتقال سریال داده RS485
      - پیادهسازی الگوریتم محاسبه دترمینان یک ماتریس
    - ۲ \_ الف) سه تکنیک مدلسازی برای نوشتن یک معماری را نام برده و هرکدام را توضیح دهید.
      - ب) محل اعلان سیگنال، متغیر، و کامپوننت کجاست؟
- ج) یک کد VHDL برای پیادهسازی تابع F=A'.B'.C + A.B یک بار به کمک <u>فقط</u> دستور تخصیص همزمان سیگنال، یک بار به کمک <u>فقط</u> دستور تخصیص انتخاب شدهی سیگنال، و یک بار به کمک <u>فقط</u> دستور تخصیص انتخاب شدهی سیگنال، و یک بار هم به کمک <u>فقط</u> دستور فرآیند بنویسید (در همه این کدها، <u>فقط بخش معماری</u> را بنویسید).
- د) سه دستور ترتیبی نام ببرید. از بین این سه دستور، دو دستور را انتخاب و به کمک هر کدام از آنها یک مالتی پلکسر ۸\_ به\_۱ با ورودی فعالساز (CE) را پیادهسازی کنید (در همه این کدها، فقط بخش معماری را بنویسید).
- $^{*}$ \_- برای محاسبه متمم ۲ یک عدد باینری (یا دودویی)  $N_-$  بیتی یک روش این است که از بیت کمارزش عدد شروع کرده تمام صفرهای متوالی و اولین ۱ را عینا نوشته و پس از آن تمام بیتها را معکوس کنیم (تا این که به بیت  $N_-$  ام برسیم و کار تمام بشود). در این سوال از شما می خواهیم به کمک ماشین حالت محدود (FSM) کد VHDL مربوط به مداری سنکرون (دارای سیگنال ورودی کلاک Clock) که یک ورودی تک بیتی به نام DATA، یک ورودی کلاک Clock) که یک ورودی تک بیتی به نام Flag دارد را بنویسید. وظیفه ی این مدار محاسبه ی متمم ۲ خروجی تک بیتی به نام Flag دارد را بنویسید. وظیفه ی این مدار محاسبه ی متمم ۲

عدد باینری ورودی است؛ بیتهای این عدد به صورت سری (با هر لبهی بالارونده ی کلاک، یک بیت) وارد ورودی DATA شده و بیتهای عدد خروجی (یعنی همان حاصل متمم ۲ عدد ورودی) به صورت سری از طریق پورت خروجی CMPL2 خارج می شوند (با هر لبهی بالارونده ی کلاک، یک بیت خارج می شود). هر زمان کار محاسبه ی متمم ۲ به پایان برسد مقدار ۱ در خروجی و تولید می شود و گرنه مقدار صفر باید ارسال شود. هر زمان ریست فعال شود، خروجی صفر شده و مدار به حالت شروع برمی گردد (یعنی گویا بیتهای عدد ورودی از ابتدا قرار است وارد شوند).

کد VHDL خودتان را تا جایی که میتوانید به صورت منعطف بنویسید. یعنی اگر مقدار N را تغییر دادیم کد شما تا حد امکان نیاز به تغییر دیگری نداشته باشد.

در قدم اول ابتدا دیاگرام حالت مدار را رسم کنید. حالا در قدم بعدی، کد VHDL مربوط به این دیاگرام حالت را بنویسید. نمودار جعبهی سیاه مدار فراموش نشود. توضیحات مناسب داده شود؛ کدتان خوانا، منظم و تمیز نوشته شود.