دانشگاه صنعتی شاهرود دانشکده مهندسی برق

آزمون پایانترم «طراحی سیستمهای دیجیتال (ASIC, FPGA)» دیماه ۱۴۰۰


- ۱ مدت آزمون ۱۲۰ دقیقه است.
- ۲ توضیحات برنامه خود را فراموش نکنید.
- ۳- برای مدار خود نمودار جعبه سیاه رسم کنید.
- ۴- هرگاه از مدل FSM استفاده می کنید حتما دیا گرام حالت آن را نیز ترسیم کنید.
 - ۵- پاسخها كاملا واضح و خوانا باشند.
 - ۶- آزمون متن باز است.
- ۷- هر ابهامی بود خودتان فرض مناسبی را در نظر گرفته و مساله را حل کنید. <mark>لذا در طول آزمون سوال نفرمایید.</mark>
- ۸- تا قبل از اتمام مهلت آزمون تمام عکسها از پاسخنامه خود را باید (فقط به خصوصی بنده) ارسال کرده باشید؛ حالا تمام عکسها را داخل یک فایل pdf قرار داده و آن را به خصوصی بنده ارسال کنید. این فایل pdf اشکالی ندارد که بعد از اتمام مهلت آزمون ارسال شود اما در اولین فرصت ممکن ارسال شود.
 - ۹ مى توانيد تنها فايل pdf را ارسال كنيد اما بايد حتما قبل از اتمام مهلت آزمون باشد.
 - ١ كيفيت فايل pdf حتما بايد مناسب و جهت متن آن از بالا به پايين باشد تا بررسي آن راحت باشد.
 - ۱۱_ پاسخهای مشابه مشمول کسر یا حذف نمره می شوند.

لطفا به تمام نكات بالا توجه كنيد

۱ میخواهیم مداری روی FPGA طراحی و پیاده سازی کنیم که مطابق با شکل (الف) دارای چهار پورت یک بیتی RD، Data ،Get و Data ،Get منازل است. غیر از پورت RD، بقیهی پورتها از جمله کلاک CLK خروجی بوده و توسط مدار ما کنترل می شوند. فرض کنید سیگنال کلاک (CLK) مدار ما دارای فرکانس 100MHz باشد. مدار ما برای ارسال اطلاعات ذخیره شده در بافر ۸ بیتی DataBuf (شکل الف) به صورت سریال (از طریق پورت خروجی Data) به یک مدار بیرونی فرضی است. برای این که این اطلاعات به بیرون منتقل شود مراحل زیر باید به ترتیب انجام شود:

- ابتدا مدار در حالت «انتظار» بوده و RD=1 (یعنی مدار بیرونی کاری ندارد) و Get=1 (یعنی مدار ما منتظر) است.
- اگر پورت ورودی RD (توسط مدار بیرونی) مقدار صفر بگیرد، یعنی این که مدار ما «آمادهی» انجام کارهای مربوط به ارسال اطلاعات این سیگنال را در سطح صفر نگه دارد (شکل ب).
 - مدار ما باید حداقل ۱۰ میلی ثانیه صبر کند (همچنان در حالت «آماده» هستیم).
- حالا با گذشت حداقل ۱۰ میلی ثانیه، مرحله ی «ارسال» شروع می شود. در این مرحله، مطابق با شکل ب، با اولین لبه ی پایین رونده ی کلاک پورت/سیگنال خروجی Get مقدار صفر به خود گرفته و همزمان، اولین بیت اطلاعات از طریق پورت خروجی Data خارج/ارسال می شود. این بیت، بیت LSB (کمارزش ترین بیت) است که با شماره ی صفر مشخص شده است. به همین ترتیب، با لبه های پایین رونده ی بعدی، بیت های بعدی ارسال می شوند تا این که تمام ۸ بیت ارسال شده و حالا با لبه ی پایین رونده ی بعدی کلاک، پورت خروجی Get دوباره به سطح/مقدار ۱ برمی گردد. حالا (مطابق با شکل ب) مدار بیرونی نیز می تواند سیگنال RD را به سطح/مقدار ۱ برگرداند.
 - مدار ما مجددا وارد حالت «انتظار» می شود.
 - توجه: اگر سیگنال RD زودهنگام مقدار ۱ به خود بگیرد، مدار باید به حالت اولیهی انتظار برگردد.

مدار فوق را به زبان VHDL و به کمک یک FSM (ماشین حالت محدود) توصیف کنید. راهنمایی: اگر بخواهید میتوانید سه حالت «انتظار»، «آماده» و «ارسال» را برای FSM خود تعریف کنید. حالا در هر حالت، کارهای گفته شده را انجام دهید. به رعایت زمانبندیهای گفته شده در بالا که در شکل (ب) نیز مشخص شده است، دقت داشته باشید.



۲ با نوشتن یک تابع در بسته (Package) و نشان دادن نحوه ی استفاده از این تابع در داخل یک کد VHDL، عملگر تفریق
(-) را برای نوع STD_LOGIC_VECTOR سربارگذاری کنید.

۳_ مدار نشان داده شده در شکل زیر یک شیفترجیستر ۴_بیتی با قابلیت بارگذاری موازی را نشان میدهد. به کمک کدنویسی مدل ساختاری (یعنی نمونهسازی کامپوننتها) و استفاده از روش ۳ (method 3) گفته شده در کتاب (یعنی استفاده از بسته برای اعلان کامپوننتها) مدار مشابهی را در حالت کلی N_بیتی به زبان VHDL توصیف کنید (یعنی یک کد عام (Generic) بنویسید که بتواند مدار شکل زیر را در حالت دلخواه N_بیتی به راحتی پیادهسازی کند).

راهنمایی: همان طور که میدانید در کدنویسی مدل ساختاری، باید مدار اصلی را به تعدادی زیرمدار (یا همان کامپوننت) تجزیه کنید.

