




- یک سیستم الکترونیکی دیجیتال در حالت کلی از سه بخش تشکیل شده است: حافظه، میکروپروسسور، و عناصر منطقی.
 - تعریف و مقایسه ادوات منطق ثابت (FLD) و ادوات منطق برنامه پذیر (PLD) از دو دیدگاه وظیفه و اتصالات داخلی

• ادوات PLD -> یک بار برنامه پذیر -> چندبار برنامه پذیر -> برنامه ریزی درون- سیستمی (ISP)



- مثال: مدار تمام جمع کننده
 - از نوع منطق ثابت است



دانشگاه صنعتی شاهرود - دکتر هادی گرایلو

• در مقابل ...



- در مقابل ...
- معادل مدار قبلی است (همان تعداد I/O)
 - از نوع منطق برنامه پذیر است
 - استفاده از آنتی فیوز
- برای پیادهسازی هر تابع بولی سه متغیره که حداکثر چهار مینترم داشته باشد، مناسب است
- دیدگاه یک آرایه AND قابل برنامهریزی در ورودی و یک گیت OR ثابت در خروجی



- به طور خلاصه مزایا و معایب هر کدام از دو نوع منطق ...
- زمان لازم از مرحله طراحی تا مرحله تولید (انبوه) و ساخت ادوات منطق ثابت معمولاً بسیار بیشتر از زمان مربوط به ادوات منطق برنامه پذیر است (در حد چندماه یا حتی یکسال).
- فرآیند طراحی، اعمال تغییرات، و بررسی عملکرد مدار در شرایط واقعی در مورد ادوات منطق برنامه پذیر دارای زمان کوتاهتر و هزینه بسیار کمتری است. علت این امر، وجود نرمافزارهای طراحی نسبتاً ارزان و طبیعت برنامه پذیر بودن ادوات مذکور است.
- در مورد PLDها، کاربران میتوانند هر از چندگاهی مدار را مطابق میل یا نیاز خود تغییر داده یا تصحیح کنند. PLDها در طول مراحل طراحی، انعطاف زیادی از خود نشان می دهند.
- ادوات منطق ثابت در کاربردهایی که نیاز به تولید انبوه است و نیز کاربردهایی که بالاترین میزان کارائی مورد نیاز است، مناسبتر هستند.




- ادوات (افزاره های) PLD:
- معیارهای دسته بندی: معماری داخلی، ظرفیت منطقی، و نوع (یا تکنولوژی) برنامهریزی
 - انواع ادوات (افزاره های) PLD:
 - ROMهای برنامه پذیر (PROM)،
 - آرایه منطقی برنامهپذیر (یا PLA)،
 - منطق آرایه برنامه پذیر (یا PAL)،
 - منطق آرایه عمومی (یا GAL)،
 - ادوات منطقی برنامه پذیر پیچیده (یا CPLD)،
 - آرایه گیتهای قابل برنامهریزی در محل (یا FPGA).



• ROMهای برنامه پذیر (PROM):

- یک PROM در حقیقت یک «حافظه فقط خواندنی قابل برنامهریزی» است
- اگر به آنها به عنوان «حافظه» نگاه شود، دارای n خط ورودی (به نام خطوط آدرس) و m خط خروجی (به نام خطوط داده) جهت ذخیره m کلمه m بیتی می باشند.
- اگر آنها را به عنوان PLD مورد نظر قرار دهیم، میتوانیم از آنها برای پیادهسازی n تابع ترکیبی مختلف استفاده کنیم که هر کدام، تابعی از n متغیر میباشند.
- AND کلی یک ROM که شامل n ورودی و m خروجی باشد، دارای 2 گیت ROM سیم بندی شده در ورودی و m گیت OR برنامه پذیر در خروجی می باشد. هر گیت OR دارای n ورودی و هر گیت OR دارای n ورودی می باشد. هر گیت OR قادر به تولید یک تابع بولی دلخواه n-متغیره است؛ بنابراین، این ROM تعمیم یافته را می توان برای تولید m تابع بولی دلخواه n-متغیره مورد استفاده قرار داد. به مثال توجه شود





مثال:



• مثال...

- معماری داخلی یک PROM را نشان میدهد که چهار خط ورودی، یک آرایه سیم- بندی شده از 16 گیت AND، و یک آرایه برنامهپذیر از 4 گیت OR دارد.
- آیسی های EPROM ، PROM و EEPROM را میتوان به کمک پروگرامرهای استاندارد برنامهریزی کرد
- یکی از معایب اصلی PROMها عدم استفاده بهینه از ظرفیت منطقی آنها است.
- دیگر معایب PROMها عمدتاً شامل مصرف توان بالا و عدم اطمینان از صحت انجام مبادلات آسنکرون است. همچنین، این ادوات قادر به پیادهسازی مدارات ترتیبی نمی باشند زیرا درون خود شامل فلیپ فلاپ نمی باشند.




• مثال: فرض کنید بخواهیم تابع منطقی زیر را که دارای دو خروجی است به کمک PROM تولید کنیم

$$F_1(A, B, C) = \Sigma 0, 2$$
 (9.1)

$$F_2(A, B, C) = \Sigma 1, 4, 7$$
 (9.2)

• حل: پیادهسازی این تابع بولی مستلزم استفاده از یک PROM با اندازه ی 8×2





• مثال . .



• قابل توجه است که مثال فوق فقط جهت نمایش نحوه ی استفاده از PROMها در پیادهسازی یک تابع بولی بوده و در عمل برای پیادهسازی توابع سادهای مانند تابع فوق، از PROMها استفاده نمی شود بلکه از این افزاره ها برای پیادهسازی توابع بسیار پیچیده استفاده می شود. به بیان دیگر می توان گفت PROMها برای پیادهسازی توابعی که تعداد زیادی حالات «بیاهمیت» دارند مناسب نمی باشد؛ در این مواقع بهتر است از PLAها یا PALها استفاده شود.



- مثال: اندازهی یک PROM برای پیادهسازی هر یک از مدارات زیر را تعیین کنید:
- (الف) یک ضرب کننده ی دودویی که دو عدد ورودی چهار بیتی را در
 هم ضرب میکند،
 - (ب) یک مالتی پلکسر 8 به 1 دوتایی با ورودی های انتخاب مشترک،
- (ج) یک جمع کننده/تفریق کنندهی BCD تک رقمی دارای یک ورودی کنترلی جهت تعیین نوع عمل.




• حل:

- (الف) در اینجا تعداد ورودیها برابر 8 است. نتیجهی حاصلضرب نیز 8 بیتی است. بنابراین اندازهی PROM برابر با 8×256=8×28 میباشد.
- (ب) در این جا تعداد ورودیها برابر است با 8+8+8+8+8 (عدد 3 نماینده ی ورودیهای کنترلی است). تعداد خروجی ها نیز برابر 2 است. بنابراین اندازه ی PROM برابر خواهد بود با $2^{19}\times2=512K\times2$.
- (ج) تعداد ورودیها برابر است با 4 (عدد اول)+ 4 (عدد دوم) + 1 (رقم نقلی ورودی) + 1 (ورودی کنترلی) = 10. تعداد خروجیها نیز برابر است با 4 (تعداد بیتهای خروجی جمع یا تفریق) + 1 (رقم نقلی یا قرض) = 5. بنابراین اندازهی PROM برابر خواهد بود با $2^{10} \times 5 = 1024 \times 5 = 1$



- آرایه منطقی برنامه پذیر (PLA):
- یک PLA شامل یک آرایه AND قابل برنامهریزی در ورودی و یک آرایه OR قابل برنامهریزی در خروجی است.
 - موارد تفاوت آن با PROMها:
 - به جای داشتن آرایه AND سیم بندی شده، شامل آرایه AND قابل برنامه ریزی است.
- در یک PROM با m ورودی، تعداد گیتهای AND همواره برابر m میباشد اما در m تعداد گیتهای AND، تعداد گیتهای m مربوط به آرایه قابل برنامهریزی (در همان حالت داشتن m ورودی) معمولاً بسیار کمتر از m است.
 - حسن: در PLA از ظرفیت منطقی موثرتر از PROM استفاده میشود.
- عیب: مهمترین عیب PLA داشتن دو مجموعه از فیوزهای قابل برنامهریزی است که موجب دشوارتر شدن ساخت PLA و همچنین برنامهریزی و تست آن می شود.






- مثال: یک PLA که شامل 4 خط ورودی، PLA کیت PND یک آرایه قابل برنامهریزی از 8 گیت AND در ورودی، و یک آرایه قابل برنامهریزی از دو گیت OR دو گیت OR در خروجی است




• معماری داخلی یک PLA شامل چهار خط ورودی، هشت خط حاصلضرب، و چهار خط خروجی






• این شکل را می توان به صورت شماتیکی مطابق با شکل زیر نمایش داد.





- افزارههای PLA معمولاً در خروجی گیت های OR دارای معکوسکننده (گیت NOT) هستند تا علاوه بر تولید توابع بولی به شکل (یا قالب) AND-OR بتوانند قالب –AND OR-INVERT را نیز تولید کنند.
- دیاگرام بلوکی کلی از یک افزاره ی PLA که دارای n ورودی، m خروجی، و AND حاصلضرب (مینترم) است. پارامتر n تعداد متغیرهای ورودی، m تعداد گیتهای n و n تعداد گیتهای n را نشان می دهند. تعداد ورودی های هر گیت n برابر با n و تعداد ورودی های هر گیت AND برابر با n برابر با n می باشد. تعداد اتصالات قابل برنامه ریزی در n ورودی و n برابر با n می باشد حال آن که اگر یک n با همین تعداد خط ورودی و همین تعداد خط خروجی داشته باشیم دارای n n اتصال قابل برنامه ریزی خواهد بود.





- در هنگام استفاده از یک PLA بهتر است ابتدا تابع بولی مورد نظرمان را تا حد امکان ساده کنیم طوری که کمترین تعداد مینترم ها را در بر بگیرد و بنابراین در تعداد گیتهای AND صرفهجویی شود. آن نوع سادهسازی که منجر به کاهش تعداد متغیرها در هر مینترم شود، در اینجا سودمند نخواهد بود زیرا در PLA در هر حال برای هر گیت AND از تمام متغیرهای ورودی استفاده شده است و ناچاراً باید از تمامی متغیرها در هر جملهی مینترم استفاده شود.
- مثال: نحوهی استفاده و برنامهریزی یک PROM و یک PLA را جهت پیادهسازی تابع بولی مربوط به یک تمام جمعکنندهی دودویی نشان دهید.
- پاسخ: جدول صحت یک تمام جمعکننده و عبارت بولی متناظر با خروجیهای جمع (S) و رقم نقلی خروجی (C_0)



مثال . . .


$$S = \Sigma 1, 2, 4, 7 \tag{9.3}$$

$$C_o = \Sigma 3, 5, 6, 7 \tag{9.4}$$

Table 9.1 Truth table for example 9.2.

A	В	Carry-in (C_i)	Sum (S)	Carry-out (C_o)
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1






پیاده سازی روی یک PROM
 با اندازهی 2×8



در مورد استفاده از PLA، اگر بخواهیم ساده سازی انجام دهیم ملاحظه خواهیم کرد که عبارت تابع بولی S را نمی توان بیش از وضع موجود ساده سازی کرد اما در مورد تابع بولی C_0 می توان به سه مینترم (در مقایسه با وضع موجود که چهار مینترم دارد) کاهش داد. این کاهش همراه با کاهش تعداد متغیرها در مینترمها خواهد بود که عملاً این کاهش تعداد متغیرها در پیاده سازی روی PLA هیچ سودمندی به همراه نخواهد داشت (زیرا موجب کاهش تعداد گیتهای AND نشده است).





و پیاده سازی روی PLA



- مثال: دو عدد دودویی A_1A_0 و B_1B_0 در دست داریم. یک مقایسهگر اندازه را طراحی و روی یک PLA مناسب پیادهسازی نمایید. در این مدار، چهار خروجی باید نسبت به عدد A_1A_0 تولید شوند: «نامساوی»، «مساوی»، «کوچکتر» و «بزرگتر».
 - پاسخ: جدول صحت مدار به صورت زیر می باشند:

Table	9.2 Fu	inction ta	ble for e	xample 9.3. A=B	A!=B	A <b< th=""><th>A>B</th></b<>	A>B
$\overline{A_1}$	A_0	B_1	B_0	Output 1	Output 2	Output 3	Output 4
0	0	0	0	1	0	0	0
0	0	0	1	0	1	1	0
0	0	1	0	0	1	1	0
0	0	1	1	0	1	1	0
0	1	0	0	0	1	0	1
0	1	0	1	1	0	0	0
0	1	1	0	0	1	1	0
0	1	1	1	0	1	1	0
1	0	0	0	0	1	0	1
1	0	0	1	0	1	0	1
1	0	1	0	1	0	0	0
1	0	1	1	0	1	1	0
1	1	0	0	0	1	0	1
1	1	0	1	0	1	0	1
1	1	1	0	0	1	0	1
1	1	1	1	ا تر هادی گرایلو	0 <u>منعتی شاهرود - دک</u>	0 دانشگاه ص	0



• پاسخ. . . عبارات بولی چهار خروجی به صورت زیر می باشند:

Output 1(equal to) =
$$\overline{A_1}.\overline{A_0}.\overline{B_1}.\overline{B_0} + \overline{A_1}.A_0.\overline{B_1}.B_0 + A_1.A_0.B_1.B_0 + A_1.\overline{A_0}.B_1.\overline{B_0}$$
 (9.5)

Output 2 (not equal to)

$$= \overline{A_1} \cdot \overline{A_0} \cdot \overline{B_1} \cdot B_0 + \overline{A_1} \cdot \overline{A_0} \cdot B_1 \cdot \overline{B_0} + \overline{A_1} \cdot \overline{A_0} \cdot B_1 \cdot B_0 + \overline{A_1} \cdot A_0 \cdot \overline{B_1} \cdot \overline{B_0} + \overline{A_1} \cdot A_0 \cdot B_1 \cdot \overline{B_0} + \overline{A_1} \cdot A_0 \cdot B_1 \cdot \overline{B_0} + \overline{A_1} \cdot \overline{A_0} \cdot \overline{B_1} \cdot \overline{B_0} + \overline{A_1} \cdot \overline{A_0} \cdot$$

Output 3 (less than)

$$= \overline{A_1}.\overline{A_0}.\overline{B_1}.B_0 + \overline{A_1}.\overline{A_0}.B_1.\overline{B_0} + \overline{A_1}.\overline{A_0}.B_1.B_0 + \overline{A_1}.A_0.B_1.\overline{B_0} + \overline{A_1}.A_0.B_1.\overline{B_0} + \overline{A_1}.A_0.B_1.B_0$$
 (9.7)


Output 4 (greater than)


$$=\overline{A_1}.A_0.\overline{B_1}.\overline{B_0} + A_1.\overline{A_0}.\overline{B_1}.\overline{B_0} + A_1.\overline{A_0}.\overline{B_1}.B_0 + A_1.A_0.\overline{B_1}.\overline{B_0} + A_1.A_0.\overline{B_1}.\overline{B_0} + A_1.A_0.\overline{B_1}.B_0 + A_1.A_0.\overline{B_1}.\overline{B_0}$$
 (9.8)
$$\text{climble outsign}$$


$$\text{climble outsign}$$
















• پاسخ. . . عبارات ساده شده به صورت زیر می باشند:


Output 1(equal to) =
$$\overline{A_1}.\overline{A_0}.\overline{B_1}.\overline{B_0} + \overline{A_1}.A_0.\overline{B_1}.B_0 + A_1.A_0.B_1.B_0 + A_1.\overline{A_0}.B_1.\overline{B_0}$$
 (9.9)

Output 2(not equal to) =
$$\overline{A_1}.B_1 + A_1.\overline{B_1} + \overline{A_0}.B_0 + A_0.\overline{B_0}$$
 (9.10)

Output 3(less than) =
$$\overline{A_1}.B_1 + \overline{A_1}.\overline{A_0}.B_0 + \overline{A_0}.B_1.B_0$$
 (9.11)

Output 4(Greater than) =
$$A_1 \cdot \overline{B_1} + A_1 \cdot A_0 \cdot \overline{B_0} + A_0 \cdot \overline{B_1} \cdot \overline{B_0}$$
 (9.12)





• پاسخ. . . نتیجه پیاده سازی روی PLA به صورت زیر میباشند:


• بررسی عبارات مینیمم شده نشان میدهد در كل تعداد دوازده عبارت «مختلف» (يا حاصلضرب) وجود دارد لذا استفاده ازیک PLA با دوازده گیت AND برای پیادهسازی این مدار کافی خواهد بود. همچنین به دلیل وجود چهار تابع، تنها نیاز به چهار گیت OR در خروجی داریم.




- منطق آرایه برنامه پذیر (PAL):
- یک PAL شامل یک آرایه AND قابل برنامهریزی در ورودی و یک آرایه OR ثابت در خروجی میباشد.
- در PAL نیز، مشابه PLA، تعداد گیتهای AND قابل برنامهریزی معمولاً کمتر از تعداد لازم برای تولید تمام مینترمهای ممکن از متغیرهای ورودی است. در PAL، آرایه OR ثابت بوده و خروجیهای گیتهای AND بطور مساوی بین گیتهای OR تقسیم می شوند.
- علت اصلی ثابت شدن آرایهی OR در این افزاره نسبت به افزارهی PAL این است که در بسیاری از کاربردهای از تمام اتصالات برنامهپذیر موجود در آرایهی OR مربوط به افزارهی PLA استفاده نمی شود لذا به منظور استفاده ی موثرتر از منابع افزاره، آرایه ی OR ثابت طراحی شده و نام آن، PAL انتخاب شد.
- این نام، علامت تجاری ثبت شده توسط شرکت .Advanced Micro Devices Inc دارند. PLA دارند. البته افزارههای PLA دارند.



- طرح بلوكي از معماري كلي PAL
- هر گیت AND یک مینترم مشخص (تعیین شده توسط کاربر) که شامل ترکیب خاصی از متغیرها و متممهایشان است، تولید می کند.








هر گیت OR تنها از طریق «زیرمجموعهای» از آرایههای OR موجود تغذیه می شود و نه تمام آرایههای موجود. بنابراین، هر تابع بولی که توسط یکی از گیتهای OR تولید می شود حداکثر تعداد مینترمهای مشخص و محدودی خواهد داشت که این تعداد توسط تعداد آرایههای AND متصل به (یا تغذیه کننده ی) آن گیت OR تعیین می شود.



مثال: یک PAL شامل 4 خط ورودی، یک آرایه از 8 گیت AND در ورودی، و 2
 چیت OR در خروجی.




- با مقایسه دو شکل اخیر ملاحظه می شود که در PAL، هر عبارت بولی خروجی شامل تعداد مینترمهای کمتری نسبت به PLA است. بنابراین، یک PAL حالت خاص و ساده-شدهای از یک PLA می باشد.



- در کاربردهای عملی، افزارههای PAL خروجیهای متنوعی تولید میکنند.
 - یکی همان خروجی OR و خروجی NOR است که گفته شد.
- دیگری امکان تولید خروجی رجیستر شده است. در این حالت، خروجی گیت OR به ورودی D یک فلیپ فلاپ نوع D حساس به لبهی بالارونده یا پایین رونده کلاک ورودی خود متصل شده است.
- یک نوع امکان دیگر برای خروجی، دوجهته بودن خروجی (یا پین) PAL است. در این حالت، پین مورد نظر از PAL هم به صورت ورودی و هم به صورت خروجی قابل استفاده خواهد بود. با این قابلیت، امکان پسخورد یا اعمال مجدد یک مینترم به آرایهی AND قابل برنامه ریزی وجود دارد. بدین ترتیب امکان تولید توابع چند-خروجی که برخی مینترمهای مشخص را به اشتراک و استفاده ی مجدد می گذارند، وجود خواهد داشت.
- برخی افزارههای PAL در خروجی خود پس از هر گیت OR دارای گیت PAL میباشند. یکی از ورودیهای این گیته XOR به گونهای قابل برنامهریزی توسط کاربر است که بتوان یک بافر معکوس کننده یا بافر غیرمعکوس کننده و یا یک گیت XOR معمولی دو-ورودی در اختیار داشت. این قابلیت در برخی کاربردها مانند کاربردهای مربوط به بیت توازن و کاربردهای حسابی کاربرد دارد.

دانشگاه صنعتی شاهرود - دکتر هادی گرایلو









- مثال: جدول عملکرد یک معکوس کننده داده شده است. عبارت بولی هر یک از چهار خروجی (R, Q, P) را نوشته و آنها را به کمک جدول کارنو ساده نمایید. سپس این معکوس کننده را روی یک PAL پیاده سازی نمایید.

Table 9.4 Function table in example 9.4.


A	В	С	D	P	Q	R	S
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	0	0	0	1	1
0	0	1	1	0	0	1	0
0	1	0	0	0	1	1	0
0	1	0	1	1	1	1	0
0	1	1	0	1	0	1	0
0	1	1	1	1	0	1	1
1	0	0	0	1	0	0	1
1	0	0	1	1	0	0	0
1	0	1	0	X	X	X	X
1	0	1	1	X	X	X	X
1	1	0	0	X	X	X	X
1	1	0	1	X	X	X	X
1	1	1	0	X	X	X	X
1	1	يلو 1	کتر ه ا دی گرا	ے شاھر X ود – د	دانشگاه ک ىنعتى	X	X
















$$P = \overline{A}.B.\overline{C}.D + \overline{A}.B.C.\overline{D} + \overline{A}.B.C.D + A.\overline{B}.\overline{C}.\overline{D} + A.\overline{B}.\overline{C}.D$$
 (9.13)

$$Q = \overline{A}.B.\overline{C}.\overline{D} + \overline{A}.B.\overline{C}.D \tag{9.14}$$

$$R = \overline{A}.\overline{B}.C.\overline{D} + \overline{A}.\overline{B}.C.D + \overline{A}.B.\overline{C}.\overline{D} + \overline{A}.B.\overline{C}.D + \overline{A}.B.C.\overline{D} + \overline{A}.B.C.\overline{D} + \overline{A}.B.C.D$$
 (9.15)

$$S = \overline{A}.\overline{B}.\overline{C}.D + \overline{A}.\overline{B}.C.\overline{D} + \overline{A}.B.C.D + A.\overline{B}.\overline{C}.\overline{D}$$

$$(9.16)$$

$$P = B.D + B.C + A$$
 از ساده سازی کارنو (9.17)

$$Q = B.\overline{C} \tag{9.18}$$


$$R = B + C \tag{9.19}$$

$$S=A.B.C.D+B.C.D+A.D+B.C$$
دانشگاه صنعتی شاهرود - دکتر هادی گر



- حال، قدم بعدی انتخاب یک افزاره ی PAL مناسب میباشد. چون چهار خروجی داریم پس افزاره ی PAL باید حداقل چهار گیت OR در خروجی خود باشد. با توجه به این که (1) هر گیت OR تنها به تعداد محدودی آرایههای AND برنامهپذیر سیمبندی شده است؛ (2) یکی از توابع بولی دارای چهار جمله ی حاصلضرب است (بیشترین تعداد حاصلضرب موجود)؛ و (3) آرایه ی گیتهای AND به تعداد مساوی بیم گیتهای OR موجود تقسیم می شود؛ بنابراین، آرایه ی گیتهای AND میبایست حداقل دارای 16 گیت AND باشد (چهار تابع، هر تابع حداکثر چهار جمله ی حاصلضرب پس $4 = 4 \times 4$).
- از آنجا که چهار متغیر ورودی داریم پس هر گیت AND باید دارای هشت ورودی باشد تا بتواند متغیرهای ورودی را به همراه متممهایشان دریافت و مینترم مناسب را تولید کند.
- بنابراین، در مجموع میتوان گفت نیاز به یک افزارهی PAL داریم که دارای هشت ورودی، 16 گیت AND در آرایهی AND برنامهپذیر و چهار گیت OR در خروجی خود داشته باشد و در ضمن، هر گیت OR دارای چهار ورودی باشد.





- معماری افزارهی PLA برنامهریزی شده جهت پیادهسازی توابع خروجی




- ملاحظه می شود که خروجی P تنها سه جمله ی حاصلضرب دارد پس باید ورودی چهارم به گیت OR مربوط به این خروجی را برابر با «صفر» منطقی قرار دهیم. برای انجام این کار کافی است تمام ورودی ها و متمم هایشان را در ورودی گیت AND مربوطه را به این گیت AND وارد کنیم تا حاصل AND این هشت ورودی، «صفر» منطقی ایجاد کند.
 - به طریق مشابه، هر جا منطق «صفر» لازم داشته باشیم از این روش استفاده می کنیم.



- منطق آرایه عمومی (GAL):
- یک GAL مشابه PAL بوده و توسط شرکت Lattice Semiconductor اختراع شده است.
- مهمترین مشخصات یک افزارهی GAL عبارتند از: (1) آرایهی AND با قابلیت برنامهریزی مجدد، (2) آرایهی OR ثابت، (3) منطق خروجی با قابلیت برنامهریزی مجدد.
- تفاوت آن با PAL در این است که (1) برخلاف PAL که آرایهی RND تنها یک بار قابل برنامهریزی است، در اینجا میتوان به هر تعداد دلخواه آرایهی AND را برنامهریزی کرد. این قابلیت به کمک استفاده از سلولهای EEPROM در ذخیرهی الگوی برنامهریزی امکانپذیر شده است. همچنین (2) خروجی منطقی آن نیز مجدداً قابل برنامهریزی است.
- حسن بزرگ آن در این است که هرگونه تغییر و اصلاح قابل اعمال مجدد میباشد. یک افزاره مشابه دیگر، PEEL نام دارد که محصول شرکت ICT است.



افزارههای GAL از ماکروسلهای منطقیِ خروجی (OLMC) در خروجی خود استفاده کردهاند. این منطق به این افزارهها اجازه میدهد دو نوع خروجی تولید کنند: خروجی ترکیبی و خروجی رجیستر شده






- نمونه OLMC نمایش داده شده در این شکل قادر به پیکرهبندی جهت تولید چهار نوع خروجی، بسته به ورودیهای انتخابگر خود، می باشد:
 - حالت $S_1S_0=00$: حالت رجیستر شده با خروجی از نوع فعال پایین
 - ال بالا دوع فعال بالا جیستر شده با خروجی از نوع فعال بالا حالت S_1S_0 =01 حالت
 - حالت $S_1S_0=10$: حالت تركیبی با خروجی از نوع فعال پایین
 - حالت $S_1S_0=11$: حالت تركيبي با خروجي از نوع فعال بالا
- از بین چهار خروجی مالتی پلکسر 4 به 1، دو ورودی آن خود خروجی از نوع ترکیبی و دو ورودی دیگر، خود خروجی از نوع رجیستر شده هستند. همچنین، از بین دو خروجی ترکیبی یک فعال بالا و دیگری فعال پایین می باشد. همین حالت در مورد دو خروجی رجیستر شده نیز وجود دارد. از بین این چهار نوع خروجی بررسی شده، یکی به خروجی مالتی پلکسر راه پیدا می کند. انتخاب برعهده ی ورودی انتخاب گر مالتی پلکسر است. مالتی پلکسر 2 به 1 استفاده شده در شکل جهت تضمین انجام پسخورد از خروجی به ورودی آرایهی AND برنامه پذیر می باشد.




- ادوات منطقی قابل برنامهریزی پیچیده (CPLD):
- اغلب ادواتی نظیر GAL ، PAL ، PLA و دیگر ادولت شبیه به PAL را در یک گروه به نام «ادوات منطقی قابل برنامهریزی ساده» یا SPLD دستهبندی میکنند تا آنها را از دسته دیگری که ساختار بسیار پیچیده تری نسبت به SPLDها دارند، متمایز سازند.
- یک CPLD ممکن است مداری معادل چندین PAL داشته باشد که به کمک تعدادی PAL اتصالات قابل برنامهریزی به یکدیگر متصل شده باشند. مرتبه پیچیدگی یک PAL عموماً در حد چند صد گیت منطقی است، اما در مقابل، یک CPLD ممکن است دارای مرتبه پیچیدگی حدود دهها (و صدها) هزار گیت منطقی باشد.






- شکل زیر معماری یک نمونه CPLD را نشان میدهد:
- ماتریس اتصالات قابل برنامهریزی قادر به ایجاد اتصال بین ورودی/خروجی هر بلوک منطقی به هر بلوک منطقی دیگر است. همچنین پینهای ورودی/خروجی مستقیماً هم به ماتریس اتصالات راه دارند و هم به بلوکهای منطقی.



46




- بلوکهای منطقی میتوانند شامل واحدهای منطقی کوچکتری به نام «ماکروسل یا درشت-سلول» باشد.
- شکل زیر ساختار یک بلوک منطقی را به همراه اتصالاتی که با ماتریس اتصالات قابل برنامهریزی و بلوک I/O دارد، نمایش می دهد.
 - هر ماکروسل زیرمجموعهای از یک بلوک منطقی شبیه به افزارههای PLD است.
 - نوارهای افقی خاکستری داخل بلوک منطقی شامل آرایهای از ماکروسلها میباشند.





- معمولاً هر ماکروسل شامل مجموعهای از عبارات حاصلضرب هستند که توسط زیرمجموعهای از آرایههای AND برنامهپذیر که به نوبهی خود یک خروجی منطقی قابل پیکرهبندی را تغذیه میکنند، تولید میشوند. این خروجی منطقی معمولاً شامل یک گیت OR، یک گیت XOR، و یک فلیپ فلاپ است. البته ممکن است این فلیپ فلاپ حذف شده و به اصطلاح «شفاف» باشد.
- همچنین هر گیت OR ممکن است توسط بخشی تا تمام حاصلضربهای تولید شده توسط ماکروسل مربوطه (خودی) تغذیه شود. بیشتر CPLDهای امروزی امکان تغذیهی گیتهای OR توسط حاصلضربهای تولید شده توسط دیگر ماکروسلها را نیز فراهم میکنند. برای مثال در CPLDهای سری 7000–MAX از شرکت Altera هر گیت OR علاوه بر امکان تغذیه شدن تا 5 عبارت حاصلضرب تولید شده توسط ماکروسل خودی، امکان تغذیه شدن توسط تا 15 عبارت حاصلضرب مربوط به دیگر ماکروسلها را دارد.
- و دیاگرام منطقی یک نمونه ماکروسل که در اکثر CPLDهای امروزی استفاده میشود در شکل بعد نشان داده شده است.







• مهمتریت ویژگی های افزاره های CPLD:

- در مقایسه با FPGAها، CPLDها به دلیل معماری داخلی ساده تر و برخورداری کمتر از قابلیت انعطاف، دارای ویژگیهای زمان بندی قابل پیش بینی هستند؛ به همین دلیل در کاربردهای کنترلی حیاتی و نیز کاربردهایی که نیاز به سطح کارآمدی بالایی دارند، مناسب تر هستند.
- CPLD ها به دلیل هزینه و مصرف توان پایینتر گزینهی ایدهآلی در کاربردهای جابجاپذیر و مبتنی بر باتری نظیر تلفنهای همراه و دستیارهای دیجیتال می باشند.
 - برخی از مهمترین کاربردهای CPLDها
 - کاربردهای منطق متصل
- پیادهسازی طراحیهای کنترلی حساس و مهم مانند کنترلرهای گرافیکی، کنترل کش، دریافت/ارسال کنندههای آسنکرون (UART) ، و کنترلرهای شبکههای محلی (LAN)
 - تلفنهای همراه
 - همیارهای دیجیتال
 - کاربردهایی که نیاز مبرم آنها بیشتر به گیتهای AND و OR است تا به فلیپ فلاپها
- کاربردهایی که نیاز به تغییر سریع طراحی و حتی تغییر پیکرهبندی سیستم دارند مثلاً در تغییر پروتکل ارتباطی سیستمهای مخابراتشگاه صنعتی شاهرود دکتر هادی گرایلو




- آرایه گیتهای قابل برنامهریزی در محل (FPGA):
- میزان پیچیدگی CPLDها از حدی بیشتر قابل افزایش نیست. برای رسیدن به ظرفیتهای منطقی بزرگتر از FPGAها استفاده می شود.
- ایده اصلی در FPGA این است که بلوکهای منطقی را ساده تر (به عبارت دیگر، خلوت تر) و تعداد آنها را بسیار زیاد تر کنند تا به این ترتیب بتوان به ظرفیت منطقی بالایی دست یافت. بنابراین، یک FPGA نیز مشابه CPLDها، شامل آرایهای از بلوکهای منطقی است که توسط کاربر قابل سازمان دهی است.
 - معماری داخلی یک FPGA سه بخش اصلی دارد:
 - آرایهای از بلوکهای منطقی
 - اتصالات داخلی قابل برنامهریزی
 - بلوكهاى I/O (ورودي/خروجي)



- بلوکهای I/O تعیین میکنند که هر کدام از پایههای همه منظوره FPGA به عنوان ورودی، خروجی، و یا دوجهته برنامهریزی شوند.
- بلوکهای منطقی معمولاً شامل تعدادی گیت منطقی یا یک جدول جستجو (یا LUT) هستند که به حداقل یک فلیپ فلاپ متصل اند (آنها را تغذیه یا درایو می کنند)

- اتصالات داخلی قابل برنامهریزی نیز اتصال بین بلوکهای منطقی و بلوکهای I/O را برقرار و فراهم میکنند.






- تفاوت اساسی بین افزارههای CPLD و FPGA در معماری داخلی آنها است. مهمترین ویژگی یا شاخصه ی معماری یک افزاره ی CPLD تعداد نسبتاً کمی از آرایههای منطقی برنامه پذیر از نوع جمع حاصلضربها (SOP) است که تعداد کمی از فیلپفلاپهای کلاک دار را تغذیه می کنند. این ویژگی موجب کاهش قابلیت انعطاف اما افزایش دقت و قابلیت پیش بینی در مشخصه های زمان بندی افزاره های CPLD می شود (همین امر موجب جذابیت آنها در کاربردهای کنترلی شده است).
- در طرف مقابل، ویژگی یا شاخصه ی غالب در معماری افزارههای FPGA شامل (1) اتصالات برنامه پذیر و (2) ساده تر بودن بلوکهای منطقی قابل پیکره بندی می باشد. بلوکهای منطقی در افزارههای FPGA می توانند از حد سادگی یک ماکروسل در افزارههای PLD تا بزرگتر و پیچیده تر تغییر کنند اما در هر صورت میزان پیچیدگی آنها به هیچ وجه به حد پیچیدگی بلوکهای منطقی موجود در افزارههای CPLD نمی رسد. این امر موجب افزایش قابلیت انعطاف و متنوع تر شدن نوع طراحی هایی (در مقایسه با FPGA) می شود که می توان با افزاره های FPGA انجام داد.




- بلوکهای منطقی در FPGAها، برخلاف CPLDها، بسیار سادهتر هستند.
- یک نمونه بلوک منطقی ساده (شکل زیر) شامل یک جدول جستجوی (LUT) چهار-ورودی است که خروجی آن یک فلیپ فلاپ کلاکدار را تغذیه میکند.
- خروجی این بلوک منطقی میتواند هر یک از دو نوع رجیستر شده و رجیستر نشده (برگرفته از خروجی LUT) باشد. انتخاب نوع خروجی برعهده مالتی پلکسر است. یک جدول جستجو (LUT) چیزی جز یک آرایه ی حافظه به عرض یک بیت نمی باشد. در این حافظه ، خطوط آدرس همان ورودی های وارد شده به بلوک منطقی بوده و خروجی داده ی حافظه نیز خروجی LUT محسوب می شود. از یک LUT با n ورودی میتوان برای تحقق هر تابع منطقی n-ورودی استفاده نمود. برای این کار کافی است جدول صحت تابع را مستقیماً روی حافظه ی LUT برنامه ریزی نمود.





- برای برقراری امکان تحقق توابع منطقی پیچیدهتر، بلوکهای منطقی میتوانند شامل تعداد بیشتری LUT و فلیپ فلاپ باشند. شکل زیر معماری یک نمونه از چنین بلوکهای منطقی را نمایش میدهد.






- این بلوک منطقی دارای دو LUT چهار-ورودی است که از طریق ورودیهای بلوک منطقی تغذیه میشوند. در کنار این دو LUT از یک LUT سوم نیز به منظور افزایش تنوع توابع مورد نظر جهت پیادهسازی استفاده شده است. در این بلوک منطقی از دو فلیپ فلاپ استفاده شده است.
 - AT&T است متعلق به شرکت LUT است متعلق به شرکت LUT

این معماری از چندین LUTو فلیپ فلاپ تشکیل شده است. این معماری مربوط به یک بلوک منطقی است که از سوی شرکت AT&T واحد تابعی برنامهپذیرنامیده شده

است. این بلوک منطقی را

می توان یا به صورت چهار LUT چهار LUT پنج-چهار-ورودی یا دو LUT پنج-ورودی و یا یک LUT شش-ورودی پیکره بندی کرد.





- مهمترین ویژگیها و تفاوتهای بین CPLDها و FPGAها که ما باید در انتخاب آنها برای کاربرد مورد نظرمان به آنها توجه کنیم
- در CPLDها معماری داخلی دارای قابلیت انعطاف کمتری است؛ لذا، مشخصات زمانی آنها قابل پیشبینی تر است.
- به دلیل قابل پیشبینی تر بودن مشخصات زمانی CPLDها، آنها مناسب کاربردهای کنترلی حساس و دیگر کاربردهایی هستند که نیازمند سطح کارایی بالایی میباشند.
- CPLDها دارای مصرف توان و قیمت کمتری نسبت به FPGAها میباشند؛ لذا، مناسب کاربردهای قابل حمل و مبتنی بر باطری هستند.
- ظرفیت منطقی FPGAها و در نتیجه، قدرت مانور آنها بیشتر از CPLDها است. FPGAهای امروزی دارای ظرفیت حدود چند ده میلیون گیت هستند.
- برخی FPGAهای امروزی شامل پردازشگرهای داخلی، حافظههای داخلی بزرگ، سیستمهای مدیریت کلاک، و پشتیبانی از بسیاری از تکنولوژیهای سیگنال دهی بین ادوات میباشند. این ویژگیها باعث افزایش تنوع کاربردهای FPGAها در مقایسه با CPLDها میگردد.
- FPGAها در بسیاری از کاربردها و عمدتاً در ذخیره و پردازش داده، پردازش سیگنالهای دیجیتال، اندازه گیری، و مخابرات استفاده دارند.
- FPGAها مشابه با CPLDها، حتی زمانی که روی برد لحیم شده باشند نیز قابل برنامهریزی هستند اما این برنامه ریزی معمولاً فرار بوده و هر بار که برق سیستم وصل می شود، و یا هر بار که نیاز به اعمال تغییرات و یا تغییر کاربری باشد، باید دو باره برنامه ریزی شوند.





برای تعجیل در فرج حضرت ولی عصر (عج) صلوات