تئوري ترانزيستورهاي MOS


۲-۱ مقدمه

در این فصل ویژگیهای ترانزیستورهای MOS با جزئیاتی بیشتر بررسیمی شوند. شکل ۲-۱ برخی از علائمی که برای ترانزیستورهای MOS مورد استفاده قرارمی گیرد را نشان می دهد.

شکل ۲-۱ نمادهای ترانزیستور MOS

ترانزیستور MOS ساختاری با حاملهای اکثریت است که در آن، جریان در کانال میان سورس و درین با ولتاژ اعمال شده به گیت کنترل می شود. در یک ترانزیستور nMOS حاملها الکترونها، و در ترانزیستور pMOS حاملهای حفره ها هستند. رفتار ترانزیستورهای MOS با بررسی ساختار گیت و زیرلایه و صرف نظر کردن از سورس و درین بیشتر قابل درک هست. شکل ۲-۲ ساختار یک MOS ساده را معرفی می کند. لایمه بالایی ساختار، گیت است که از یک رسانای خوب

تشکیل شده است. ترانزیستورهای اولیه، گیتهای فلزی به کارمی بردند. گیتهای ترانزیستور در ادامه از پلی سیلیکون استفاده کردند، اگرچه در تکنولوژی ٦٥ نانومتری و بعد از آن دوباره از گیت فلنزی استفاده می شود. لایه میانی یک لایه بسیار نازک اکسید است که آن را اکسید گیت می نامند. لایه زیرین بدنه سیلیکونی است. شکل ۲-۲ بدنه از نوع p را نشان می دهد که حاصل های آن حضره ها هستند. بدنه به زمین وصل شده و ولتاژی به گیت اعمال می شود.



شکل ۲-۲ ساختار MOS الف) انباشتگی، ب) تشکیل ناحیه تخلیه، و ج) وارونگی در شکل ۲-۲ الف، یک ولتاژ منفی به گیت اعمال می شود، بنابراین بار منفی روی گیت قرارمی گیرد. حفره های مثبت متحرک موجود در زیرلایه تحت تأثیر بار منفی موجود روی گیت به زیر گیت جذب می شوند. این حالت را حالت انباشتگی ۱ مینامند. در شکل ۲-۲-ب یک ولتاژ مثبت


¹ Accumulation

به گیت اعمال می شود که به تجمع بار مثبت روی گیت منجر می شود. دراین حالت، حفره های موجود در بدنه در اثر بار مثبت موجود در گیت از زیر گیت دفع می شوند که ناحیه تخلیه در زیر گیت را تشکیل می دهند. در شکل $Y_{-}Y_{-}$, یک ولتاژ مثبت بالاتر از ولتاژ آستانه Y_{1} به گیت اعمال شده و سبب می شود بار مثبت بیشتری به زیر گیت جذب شود. حفره ها بیشتر از زیر گیت دفع شده و برخی الکترون های بدنه به زیر گیت جذب می شوند. این لایه رسانا از الکترون ها در بدنه نوع Y_{1} به وارون نامیده می شود. ولتاژ آستانه به ناخالصی بدنه و ضخامت اکسید Y_{2} بستگی دارد.

شکل ۲-۳ ترانزیستور nMOS را نشان می دهد. ترانزیستور از پشته ای از فلز اکسید - نیمه هادی میان نواحی $P_{\rm max}$ سورس و درین تشکیل می شود. در شکل ۲-۳ الف ولتاژ گیت به سورس و درین الکترون های آزاد دارند. بدنه، حفره های آزاد داشته و الکترون از ولتاژ آستانه است. سورس و درین الکترون های آزاد دارند. بدنه، حفره های آزاد داشته و الکترون مغذر ندارد. فرض کنید که سورس به زمین متصل باشد. بایاس پیوندهای سورس یا درین به بدنه، صفر یا به صورت معکوس است بنابراین عبور جریان از این پیوند صفر، یا بسیار اندک است. در این حالت گفته می شود که ترانزیستور خاموش است و این حالت را حالت قطع می گویند. اغلب جریان در این حالت در مقایسه با جریان ترانزیستور روشن صفر در نظر گرفته می شود. البته باید توجه داشت که مقدار جریان نشتی در ترانزیستور خاموش به ویژه زمانی که تعداد ترانزیستورها روی تراشه چندین میلیون است قابل توجه خواهد بود. در شکل ۲-۳-ب، ولتاژ گیت از ولتاژ آستانه بزرگ تر است. در این حالت، ناحیه وارونی از الکترون ها به نیام کانیال، سورس و دریین را به هم متصل کرده، که سبب ایجاد مسیری رسانا شده و ترانزیستور روشن می شود. با بالارفتن ولتاژ گیت تعداد حامل ها و رسانایی افزایش می یابد. اختلاف پتانسیل میان سورس و دریین برابر است با تعداد حامل ها و رسانایی افزایش می یابد. اختلاف پتانسیل میان سورس و درین برابر است با و درین وجود نخواهد داشت.

¹ Depletion

² Cutoff



شکل ۲-۳ ترانزیستور nMOS در نواحی خاموش، خطی، و اشباع

زمانی که ولتاژ مثبت کوچکی V_{ds} به درین اعمال شود (شکل ۲-۳-ج) جریان I_{ds} در کانال (از درین به سورس) برقرار خواهد شد. این حالت، حالت خطی ، مقاومتی ، تریود تیا غیرا شباع نامیده می شود. در این حالت جریان با افزایش و لتاژ گیت و و لتاژ درین افزایش می یابد. در صورتی که

¹ Linear

² Resistive


³ Triode

⁴ Nonsaturated

 $V_{\rm gd}$ به اندازه کافی بزرگ باشد که $V_{\rm gd}$ شود کانال در سمت درین دیگر وارون نشده و کانال از طرف درین بسته می شود (شکل ۲-۳-د). اما، به دلیل ولتاژ بالای مثبت دریـن الکتـرونهـا مـابین درین و سورس جریان پیداکرده و جریان قطعنمی شود. دراین حالت زمانی که الکترونها بـه انتهـای کانال می رسند در اثر میدان بالای مابین سورس و درین وارد ناحیه تخلیه شده و بـه سـمت دریـن شتاب می گیرند. بالای این ولتاژ درین، جریان $I_{\rm ds}$ فقط با ولتاژ گیت کنترل می شود. این ناحیه کـاری ترانزیستور را ناحیه اشباع می نامند.

در حالت کلی ترانزیستور $V_{gs} < V_t$ سه حالت عملیاتی دارد. اگر $V_{gs} < V_t$ باشد، ترانزیستور قطع است. اگر $V_{gs} > V_t$ باشد، ترانزیستور مانند یک مقاومت خطی عمل می کند که در آن جریان با V_{ds} متناسب است. اگر $V_{gs} > V_t$ ، و V_{ds} بزرگ باشد، ترانزیستور مانند یک منبع جریان عمل کرده که مقدار جریان مستقل از V_{ds} است.

ترانزیستور pMOS نمایشداده شده در شکل Y-2 بر عکس ترانزیستور pMOS عمل می کند. بدنه نوع pMOS بدنه نوع pMOS به ولتاژ بالا متصل شده است و بنابراین پیوندهای سورس و درین با بدنه به صورت معکوس بایاس می شوند. زمانی که گیت به ولتاژ V_{DD} متصل باشد هیچ جریانی میان سورس و درین برقرارنمی شود. زمانی که ولتاژ گیت به اندازه ولتاژ آستانه V_{C} کاهش یابد (به مقدار



Pinch off

² Saturation

 $V_{dd}+V_t$ برسد)، حفره ها به زیر کانال جذب می شوند و کانالی از نوع p زیر گیت تشکیل می دهند. ولتاژهای آستانه دو نوع ترانزیستور لزوما یکسان نیستند و به طور معمول V_{tp} و V_{tp} به ترتیب بسرای نمایش ولتاژ آستانه pMOS و pMOS استفاده می شوند.

اگرچه ترانزیستورهای MOS متقارن هستند، اما حاملهای اکثریست از سورس ترانزیستور به درین آن حرکت میکنند. از آنجایی که الکترونها دارای بار منفی هستند، سورس ترانزیستور mMOS از درین آن منفی تر است. حفره ها بار مثبت دارند، بنابراین سورس ترانزیستور pMOS مثبت تر از درین آن میباشد. در گیتهای CMOS ایستا، سورس پایهای است که به منبع تغذیه نزدیک تر است و درین پایهای است که به خروجی نزدیک است.

بخش ۲-۲، ارائه یک مدل ایدهآل برای رابطه جریان و ولتاژ (I-V) ترانزیستور را نشانمی دهد. تأخیر مدارهای MOS با زمان لازم برای شارژ یا دشارژ خازن مدار مشخص شده و گیت ترانزیستور MOS با دی الکتریک نازک، خازن خوبی محسوب می شود. در حقیقت خازن گیت، نقش اصلی را در جذب حاملهای بار به کانال و عملکرد ترانزیستور دارد. پیوندهای p-n از سورس/درین به بدنه، خازنهای پارازیت زائدی را به مدار اضافه می کنند. خازن سیمهایی که ترانزیستورها را به هم متصل می کنند نیز مهم است. این مدل V-۱ ایدهال فهمی کیفی و کلی از رفتار ترانزیستور را به دست می دهد اما از نظر مقادیر کمی، دقیق نیست. از سوی دیگر، این مدل از بسیاری از اثراتی که در ترانزیستورها با طول کانال کوتاه مهم هست صرف نظر می کند. بنابراین، مدل برای محاسبه دقیق جریان به قدر کافی دقیق نیست.

۲-۲ مشخصههای I-V ترانزیستورهای کانال بلند


همان گونه که پیش تر بیان شد، ترانزیستورهای MOS دارای سه ناحیه کاری زیر هستند:

- ناحیه قطع یا ناحیه زیر استانه؛
 - ناحیه خطی؛
 - ناحیه اشباع.

در این قسمت هدف استخراج مدئی میان جریان و ولتاژ (۱-۷) برای یک ترانزیستور nmos هریک از این ناحیههاست. این مدل فرض می کند که طول کانال به اندازه کافی بلند است به طوری که میدان الکتریکی افقی (میدان میان سورس و درین) به نسبت کم است که در ترانزیستورهای نانومتری این شرط برقرار نیست. این مدل به نام مدل شاکلی، کانال بلند، مرتبه اول یا ایده آل نامیده می شود. در بخش های بعدی مدل بهبودداده شده است تا موارد ایده آل نبودن، نشتی، میدان بزرگ میان درین و سورس در نظر گرفته شود. در مدل کانال بلند فرض می شود که جریان عبوری از ترانزیستور خاموش برابر صفر است. هنگامی که ترانزیستور روشن شود (V_{gs} V)، گیت، حامل ها (الکترون ها) را برای تشکیل کانال جذب می کند. الکترون ها با سرعتی متناسب با میدان الکتریکی میان سورس به درین از سورس به درین به حرکت در می آیند. در صورتی که مقدار بارها در کانال و سرعت حرکت آن ها مشخص با شد جریان را می توان محاسبه کرد. بار روی هر صفحه خازن برابر با Q=CV است. بنابراین بار در کانال برابر است با:

$$Q_{\text{dist}} = C_g (V_{gc} - V_t) \tag{1-1}$$

که C_g خازن گیت به کانال و V_{gc} - V_{r} مقدار ولتاژی است که بار را به زیر کانال جذب می کند. $V_{gc} = V_{r} + \frac{v_{s} + v_{d}}{2} = V_{s} + \frac{v_{ds}}{2}$ است. V_{r} و ولتاژ درین V_{r} باشد میانگین آن برابر با $V_{r} = V_{r} + \frac{v_{ds}}{2}$ است. بنابراین، اختلاف میان پتانسیل گیت و کانال برابر با $V_{r} = V_{r} - V_{r} = V_{r}$ بخواهد بود (شکل ۲–۵).




شكل ٢-٥ ولتارُ متوسط كيت به كانال

گیت به صورت خازنی با صفحات موازی مدل می شود که مقدار آن متناسب با مساحت است. اگر گیت دارای طول L، عرض W و ضخامت tox باشد (شکل ۲-۲) خازن برابر است با:

$$C_g = k_{ox} \varepsilon_0 \frac{WL}{t_{ox}} = \varepsilon_{ox} \frac{WL}{t_{ox}} = C_{ox} WL \tag{Y-Y}$$

7/4 SiO₂ که 7/4 شابت دی الکتریک خلاء است که برابر $\frac{F}{cm}$ برابر $\frac{F}{cm}$ برابر خلاء است. اغلب، $\frac{F}{tox}$ خازن واحد سطح اکسید گیت نامیده شده و با $\frac{F}{tox}$ نمایش داده می شود. برخی از فرایندهای نافومتری از دی الکتریک دیگری با ثابت دی الکتریک بالاتر استفاده می کنند. در این فرایندها، $\frac{F}{tox}$ دارای همان در این فرایندها، می نامند. $\frac{F}{tox}$ دارای همان $\frac{F}{tox}$ با شد، می نامند.



شکل ۲-۶ ابعاد ترانزیستور

هر حاملی در کانال دارای سرعت متوسط v است که این سرعت با میدان الکتریکی افقی (میدان میان سورس و درین) متناسب است. ثابت این تناسب را قابلیت تحرک μ مینامند.

$$v = \mu E \tag{r-r}$$

¹ Equivalent oxide thickness

² Mobility

مقدار معمول μ برای الکترونها در ترانزیستور nMOS با میدان الکتریکی پایین حدود μ مقدار معمول μ برای الکترونها در ترانزیستورهای امروزی در میدانهای بسیار بزرگ استفاده می شوند. μ میدان الکتریکی μ برابر است با اختلاف ولتاژ میان سورس و درین μ تقسیم بر طول کانال میدان الکتریکی μ برابر است با اختلاف ولتاژ میان سورس و درین μ تقسیم بر طول کانال

$$E = \frac{v_{ds}}{L} \tag{E-Y}$$

زمان لازم برای عبور حاملها در طول کانال برابر طول کانال بر سرعت حامل $\frac{L}{v}$ است. بنابراین، جریان میان سورس و درین برابر کل مقدار بار در کانال تقسیم بر زمان مورد نیاز برای عبور بارهاست:

$$I_{ds} = \frac{Q_{channel}}{\frac{L}{v}} = \mu C_{ox} \frac{w}{L} \left(V_{gs} - V_t - \frac{V_{ds}}{2} \right) V_{ds} = \beta \left(V_{GT} - \frac{V_{ds}}{2} \right) V_{ds} \qquad (6-7)$$

$$\beta = \mu C_{ox} \frac{w}{L}; \ V_{GT} = V_{gs} - V_t \tag{7-7}$$

در $V_{gs} - V_t$ را با $V_{gs} - V_t$ نمایش می دهند. رابطه (۲–۵) ناحیه خطی را نشان می دهد، ناحیه ای که در آن $V_{gs} - V_t$ و $V_{gs} - V_t$ را ناحیه را ناحیه را ناحیه خطی یا مقاومتی می گویند زیرا زمانی که $V_{gs} - V_t$ است $V_{ds} - V_{gs} - V_{gs}$ به صورت خطی با $V_{ds} - V_{gs} - V_{gs}$ است و به ابعاد و و به ابعاد و و ابسته به تکنولوژی گاهی در یک فاکتور $V_{gs} - V_{gs} - V_{gs}$ خلاصه می شوند. این علامت را با $V_{gs} - V_{gs} - V_{gs}$ نشان دهنده نسبت جریان کلکتور به بیس در ترانزیستور دو قطبی است اشتباه نگیرید. برخی از متن ها پارامترهای و ابسته به تکنولوژی را با یک ثابت $V_{gs} - V_{gs} - V_{gs}$ نشان می دهند که برابر است با

$$\hat{k} = \mu C_{ox} \tag{V-Y}$$

اگر $V_{ds}=V_{dsat}=V_{GT}$ کانال دیگر در نزدیک درین وارون نمی شود. در ولتاژهای بالای این ولتاژ، ولتاژ اشباع درین، افزایش ولتاژ دریس بر جریان تأثیری ندارد. با جای گذاری $V_{ds}=V_{dsat}$ در فرمول ۲-۵ جریان ناحیه اشباع مستقل از $V_{ds}=V_{ds}$ به صورت زیر به دست می آید.

$$I_{ds} = \frac{\beta}{2} V_{GT}^2 \tag{A-Y}$$

این عبارت برای V_{gs} و V_{dsat} معتبر است.

دو جریان یک ترانزیستور جریان I_{on} و I_{on} هستند. I_{on} اجریان روشس I_{os} زمانی که $V_{ds}=V_{DD}$ و $V_{gs}=V_{ds}=V_{DD}$ باشد را نشان داده و I_{off} ، جریان ترانزیستور خاموش زمانی که $V_{gs}=V_{DD}$ و $I_{off}=V_{DD}$ و $I_{off}=V_{DD}$ و باشد را بیان می کند. بنا به مدل کانال بلند، $V_{gs}=V_{DD}$ و

$$I_{on} = \frac{\beta}{2} (V_{DD} - V_t)^2 \tag{9-7}$$

رابطه ۲-۱۰ جریان ترانزیستور را در سه ناحیه کاری خلاصه کرده است:

$$I_{ds} = \begin{cases} 0 & V_{gs} < V_t \\ \beta \left(V_{GT} - \frac{V_{ds}}{2}\right) V_{ds} & V_{ds} < V_{dsat} \\ \frac{\beta}{2} V_{GT}^2 & V_{ds} > V_{dsat} \end{cases} \tag{1.-7}$$


مثال ۲-۱: یک ترانزیستور در فرایند ۲۰ نانومتری با کانال کمینه ۵۰ نانومتر ($\lambda=10$ نانومتری) مثال ۲-۱: یک ترانزیستور در فرایند ۲۰ نانومتری با کانال کمینه ۵۰ نانومتر (۱۰/۵ آنگسترون را در نظربگیرید. فرض کنید $\frac{4}{L}=\frac{4}{2}$ باشد. در این فرایند، ضخامت اکسید گیت ۱۰/۵ آنگسترون است. قابلیت تحرک الکترون در میدان بزرگ را در دمای ۷۰ درجه سانتی گراد $\frac{cm^2}{V.s}$ مقادیر، $\frac{cm^2}{V.s}$ در فلت را بر حسب $\frac{d}{ds}$ به نازای مقادیر، $\frac{d}{ds}$ به نازای مقادیر، $\frac{d}{ds}$ با استفاده از مدل کانال بلند رسم کنید.

راه حل: اول β محاسبه مي شود.

$$\beta = \mu C_{ox} \frac{w}{L} = \left(80 \frac{cm^2}{v.s}\right) \left(\frac{3.9 \times 8.85 \times 10^{-14} \frac{F}{cm}}{10.5 \times 10^{-8} cm}\right) \left(\frac{w}{L}\right) = 262 \frac{w}{L} \frac{\mu A}{v^2}$$
(11-7)

شکل $V_{-}V_{-}$ الف مشخصهٔ V_{-} ترانزیستور را نشان می دهد. بنا به مدل مرتبه اول، زمانی که ولت از گیت از $V_{-}V_{-}$ کمتر باشد جریان صفر خواهدبود. برای ولتاژهای بیشتر، جریان زمانی که V_{ds} کوچک باشد به صورت خطی با V_{ds} افزایش خواهدیافت. هنگامی که V_{ds} به $V_{dsat}=V_{GT}$ برسد، جریان مستقل از V_{ds} شده و ترانزیستور وارد ناحیه اشباع می شود. در ادامه کتاب مشخص خواهد شد که مدل شاکلی، جریان را در ولتاژ بالا بیشتر از مقدار واقعی تخمین می زند. دلیل این امر آن است که ایس مدل تنزیل قابلیت تحرک و اشباع سرعت در میدان های الکتریکی بزرگ را در نظر نمی گیرد.

ترانزیستورهای pMOS به همان شیوه ترانزیستور nMOS عمل می کنند اما علامت ولتاژ و جریان آنها معکوس می شود. مشخصهٔ I-V این ترانزیستورها در ناحیه سوم قرارمی گیرند



شكل Y-Y مشخصه V-I ايده آل براي الف) ترانزيستور nMOS ب) ترانزيستور pMOS

(شکل ۲-۷-ب). قابلیت تحرک حفرهها در سیلیکون کمتر از قابلیت تحرک الکترونهاست. این بدان معنی است که ترانزیستورهای pMOS، نسبت به ترانزیستورهای nMOS هماندازه با خود جریانی کمتر ارائه می کنند و کندتر از ترانزیستورهای nMOS هستند. μ_p و μ_p به ترتیب برای نمایش قابلیت تحرک الکترونها و حفره ها در ترانزیستورهای nMOS و nMOS استفاده می شوند. نسبت قابلیت تحرک $\frac{\mu_p}{\mu_p}$ حدود ۲-۳ می باشد. برای مثالهای این کتاب از عدد ۲ استفاده خواهد شد. ترانزیستور pMOS دارای شکلی مشابه با ترانزیستور nMOS شکل ۲-۷-الف است، اما $\frac{cm^2}{v_s}$ است، اما $\frac{cm^2}{v_s}$ است، اما $\frac{cm^2}{v_s}$ است متمایز کردن مشخصه های ترانزیستورهای nMOS و pMOS مورد استفاده قرارمی گیرد.

۲-۳ مشخصههای C-V

میان هر پایه ترانزیستور MOS و پایههای دیگر خازنی وجوددارد. در حالت کلی این خازنها غیرخطی و وابسته به ولتاژ هستند (C-V). اما، درصورتیکه از رفتار خازنها در طول مدت سوئیچینگ میانگین گرفته شود می توان این خازنها را با خازنهایی ساده جایگزین کرد. در ایس