

شکل ۲-۱۳ خازن یک ترانزیستور MOS

۲-۴ اثرات غیرایده آل نمودار I-V


مدل I-V کانال بلند رابطه ۲-۱۰، از بسیاری از اثراتی که در ترانزیستورهایی با طول کانال کوچکتر از ۱ میکرون مهم است صرفنظرمیکند. این بخش اثراتی را که برای طراحان مهماند را خلاصه می کند و هر یک را با جزئیاتی بیشتر مورد بررسی قرارمی دهد.

شکل 12 مشخصههای 12 شبیهسازی شده یک ترانزیستور 13 با عرض ا میکرون را در فرایند 13 نانومتری و مشخصههای ایده آل محاسبه شده در بخش 12 را با هم مقایسه می کند. همان گونه که از شکل پیداست افزایش جریان اشباع با توان دوم 12 رابطه ندارد؛ بلکه کمتر از آن است. این پدیده دو دلیل عمده دارد: اشباع سرعت و تنزیل قابلیت تحرک و میدان افقی بزرگ $(\frac{V_{ds}}{L})$ سرعت حامل ها به صورت خطی با افزایش قدرت میدان افزایش نمی یابد. این پدیده را اشباع سرعت می نامند و سبب می شود تا مقدار $(\frac{V_{ds}}{L})$ از مقدار مورد انتظار در مقادیر بزرگ $(\frac{V_{ds}}{L})$ برخورد حامل ها با سطح اکسید به کاهش قابلیت تحرک آنها منجر می شود. تنزیل قابلیت تحرک سبب می شود که مقدار جریان از مقدار مورد انتظار در $(\frac{V_{ds}}{L})$ منجر می شود. تنزیل قابلیت تحرک سبب می شود که مقدار جریان از مقدار مورد انتظار در این امر به بزرگ کمتر باشد. جریان اشباع ترانزیستور غیرایده آل با افزایش $(\frac{V_{ds}}{L})$ تا حدی بالامی رود. این امر به بزرگ کمتر باشد. جریان اشباع ترانزیستور غیرایده آل با افزایش $(\frac{V_{ds}}{L})$ تا حدی بالامی رود. این امر به

Velocity saturation

² Mobility degradation

دلیل اثر مدولاسیون طول کانال به وجود می آید که در آن افزایش V_{ds} سبب افزایش ناحیه تخلیه در اطراف درین می شود که کوتاه شدن طول مؤثر کانال را به دنبال داشته و سبب افزایش جریان می شود.



شکل ۲-۱۴ مشخصههای ۱-۷ ایدهآل و شبیهسازی شده

ولتاژ آستانه، مقدار ولتاژی که باید به گیت اعمال شود تا کانال وارونشود را تعیین می کند. از جمله عوامل مهم در تعیین مقدار ولتاژ آستانه ضخامت اکسید و غلظت ناخالصی در کانال است، اما میدان های دیگر موجود در ترانزیستور نیز اثراتی روی کانال دارند که سبب جابه جاشدن مقدار ولتاژ آستانه می شوند. افزایش پتانسیل میان سورس و بدنه از طریق اثری به نام اثر بدنه آ افزایش ولتاژ آستانه را باعث می شود. از سوی دیگر، افزایش ولتاژ درین به واسطه اثر کاهش سد ناشی از ولتاژ

¹ Channel length modulation

² Body effect

درین و لتار آستانه را پایین می آورد. افزایش طول کانال از طریق اثر کانال کوتاه و لتار آستانه را افزایش می دهد.

منشأهای متعدد نشتی سبب می شوند که جریان هایی در ترانزیستورهای خاموش نیز برقرار باشند. هنگامی که $V_{\rm ss} < V_1$ است، جریان به جای کاهش ناگهانی به صفر به صورت نمایی کاهش می یابد.

این جریان را جریان زیر آستانه مینامند. جریان عبوری از گیت ترانزیستور در حالت ایده آل برابر صفر است، اما با کاهش ضخامت اکسیدِ گیت به چندین لایه اتمی، الکترونها از میان گیت، تونلی ایجاد کرده و جریانی به نام جریان نشتی گیت یا جریان تونلینگ را به وجودمی آورند. در محل نفوذهای درین و سورس با بدنه، دیودهایی تشکیل شده که به صورت معکوس بایاس می شوند. این دیودها جریان نشتی پیوندی 0 را سبب می شوند.

هردو قابلیت تحرک و ولتاژ آستانه، با افزایش دما کاهشمی یابند. کاهش قابلیت تحرک برای ترانزیستورهای بهطور کامل روشن بر کاهش ولتاژ آستانه غالب است که این امر به کاهش هرده که دمای بالا منجرمی شود. کاهش ولتاژ آستانه در دمای بالا در ترانزیستورهای خاموش مهم بوده که افزایش جریان نشتی در دمای بالا را به دنبال دارد. به طور کلی، مشخصه های MOS با دما بدترمی شوند.

درک کمی اثرات غیرایده آل برای پیش بینی تأثیر آنها بر رفت ار مدار و پیش بینی تغییر ترانزیستورها در نسلهای بعدی می تواند مفید باشد. اما اثرات، مشخصه های I-V پیچیده ای را سبب شده که اعمال مستقیم آنها در محاسبات دستی سخت است.

¹ drain-induced barrier lowering

² Short channel effect

³ Subthreshold conduction

⁴ Gate leakage current

⁵ Junction leakage current

۲-۲-۱ تنزیل قابلیت تحرک و اشباع سرعت

از رابطه (۳-۲) به یاددارید که سرعت حرکت حاملها و بنابراین جریان با میدان الکتریکی افقی $E_{lat} = \frac{v_{ds}}{L}$ میان سورس و درین متناسب است. ثابت این تناسب قابلیت تحرک حامل μ میباشد. در مدل کانال بلند فرض می شود قابلیت تحرک حامل از میدانهای اعمال شده مستقل است. برای میدانهای کوچک این تقریب، خوب است، اما هنگامی که میدانهای افقی و عمومی بزرگ باشند این تقریب خطای زیادی خواهدداشت.

تنزیل قابلیت تحرک با جایگزینی μ با مقدار کوچکتری μ_{eff} که تابعی از V_{gs} است می تواند مدل شود. یک مدل عمومی که با داده های تجربی از چندین فرایند به دست آمده منطبق است به صورت رابطه زیر می باشد:


$$\mu_{eff-n} = \frac{540 \frac{cm^2}{V.s}}{1 + \left(\frac{V_{gs} + V_t}{0.54 \frac{V}{nm} t_{ox}}\right)^{1.85}} , \quad \mu_{eff-p} = \frac{185 \frac{cm^2}{V.s}}{1 + \frac{|V_{gs} + 1.5V_t|}{0.338 \frac{V}{nm} t_{ox}}}$$
 (YY-Y)

مثال ۲-۳: قابلیت تحرک مؤثر ترانزیستورهای nMOS و pMOS زمانیکه بهطور کامل روشن هستند را محاسبهکنید (از پارامترهای فیزیکی مثال ۲-۱ استفادهکنید).

راه حل: فرض کنید که V_{gs} برابر ۱ ولت باشد. با جایگزینی V_{t} = ۰/۳ و t_{ox} = ۱/۰۵ nm در رابطه ۲–۲۳ اعداد زیر حاصل می شود:

$$\mu_{eff-n}(V_{gs} = 1) = 96 \frac{cm^2}{V},$$
 $\mu_{eff-p}(V_{gs} = 1) = 36 \frac{cm^2}{V}$

شکل ۲-۱۵ سرعت حامل را به عنوان تابعی از میدان الکتریکی، E، میان سورس و درین نشان می دهد. در میدانهای کوچک، سرعت به صورت خطی با میدان افزایش می یابد. شیب این نمودار قابلیت تحرک مؤثر μ_{eff} است. در میدانهای بالای یک حد بحرانی، E_c ، سرعت به مقدار نمودار قابلیت تحرک مؤثر ν_{eff} است. در میدانهای بالای یک حد بحرانی، ν_{eff} سرعت به مقدار اشباع می شود که مقدار آن برای الکترونها حدود ν_{eff} ۱۰۷ و برای حفره ها ν_{eff} است. همان طور که در شکل مشخص است، سرعت می تواند با رابطه (۲۲-۲) تخمین زده شود.



۲-۱۵ سرعت حامل بر حسب میدان الکتریکی در دمای ۳۰۰ کلوین

$$v = \begin{cases} \frac{\mu_{eff}E}{1 + \frac{E}{E_c}} & E < E_c \\ v_{sat} & E \ge E_c \end{cases}$$
 (YE-Y)

که میدان الکتریکی بحرانی برابر مقدار زیر است:

$$E_c = \frac{2v_{sat}}{\mu_{eff}} \tag{YO-Y}$$

ولتاژ بحرانی Ve ولتاژ درین-سورسی است که در آن میدان مؤثر بحرانی بهدست می آید:

$$V_c = E_c L$$

مثال ۲-۴: ولتاژ بحرانی برای ترانزیستورهای pMOS و nMOS بهطورکامل روشن با استفاده از قابلیت تحرک مؤثر مثال ۲-۳ را بهدست آورید.

راه حل: با استفاده از رابطه ۲-۲۵ به صورت زیر محاسبه می شوند:

$$V_{c-n} = \frac{2\left(10^7 \frac{cm}{s}\right)}{96 \frac{cm^2}{V \cdot s}} (5 \times 10^{-6} cm) = 1.04 V$$

$$V_{c-n} = \frac{2\left(8 \times 10^6 \frac{cm}{s}\right)}{36 \frac{cm^2}{V \cdot s}} (5 \times 10^{-6} cm) = 2.22 V$$

ازآنجایی که V_{c-n} با V_{DD} قابل مقایسه است ترانزیستور nMOS در حالت نرمال دچار اشباع سرعت می شود. حفره ها، قابلیت تحرک پایینی داشته و بنابراین ترانزیستور pMOS زیاد دچار اشباع سرعت نمی شود.

استفاده از رابطه ۲-۲۲ جریانهای خطی و اشباع را بهصورت زیر حاصل می دهد. (۲-۲۲)

$$I_{ds} = egin{dcases} rac{\mu_{eff}}{1 + rac{V_{ds}}{V_c}} C_{ox} rac{W}{L} \Big(V_{GT} - rac{V_{ds}}{2}\Big) V_{ds} & V_{ds} < V_{dsat} \end{cases}$$
 خطی $V_{ds} < V_{dsat}$ خطی اشباع $V_{ds} > V_{dsat}$ خطی اشباع $V_{ds} > V_{dsat}$ خطی اسباع $V_{ds} > V_{dsat}$

توجهداشته باشید که V_{gs} به دلیل تنزیل قابلیت تحرک تابعی کاهشی نسبت به V_{gs} است. همان گونه که مشخص است جریان در ناحیه خطی مشابه با رابطه ۲-۵ است فقط قابلیت تحرک با ضریبی متناسب با V_{ds} کاهش یافته است. در میدان های افقی به اندازه کافی بزرگ، جریان در مقداری که به سرعت بیشینه حامل ها و ابسته است اشباع می شود. با مساوی قرار دادن دو بخش رابطه ۲-۲۳ در به حسورت زیر به دست می آید:

$$V_{dsat} = \frac{V_{GT}V_c}{V_{GT} + V_c} \tag{YV-Y}$$

با جایگذاری ۲-۲۷ در رابطه ۲-۲٦ عبارت ساده شده ای برای رابطه جریان اشباع بر حسب اشباع سرعت به صورت زیر به دست می آید:

$$I_{dsat} = WC_{ox}v_{sat} \frac{v_{GT}^2}{v_{GT} + v_c} \qquad V_{ds} > V_{dsat}$$
 (YA-Y)

اگر V_{GT}<<Vc اثرات اشباع سرعت قابل اغماز هستند و رابطه (۲-۲۸) به مدل درجه دوم کاهشمی یابد. به این مدل، مدل کانال بلند میگویند، اما اگر V_{GT}>>Vc، رابطه (۲-۲۸) به محدودیت اشباع سرعت نزدیک می شود که برابر است با:

$$I_{dsat} \approx W C_{ox} v_{sat} V_{GT}$$
 $V_{ds} > V_{c}$ (19-1)

$$I_{ds} = egin{cases} 0 & V_{gs} < V_t & \ I_{dsat} rac{v_{ds}}{v_{dsat}} & V_{ds} < V_{dsat} & \ I_{dsat} & V_{ds} > V_{dsat} & \ I_{dsat} & V_{dsat} & V_{dsat} & \ I_{dsat} & V_{dsat} & V_{dsat} & V_{dsat} & \ I_{dsat} & V_{dsat} &$$


که

$$I_{dsat} = P_c \frac{\beta}{2} V_{GT}^{\alpha} \tag{(Y1-Y)}$$

 $V_{dsat} = P_v V_{GT}^{\frac{\alpha}{2}}$

 V_{ds} شکل ۲-۱7 نتایج شبیه سازی را با مدل قانون α به ازای α مقایسه می کند. تطبیق برای V_{ds} پایین کم است اما در V_{ds} شبیه سازی به صورتی مناسب با مدل α تطابق دارد.

قابلیت تحرک حفره ها در میدان کوچک بسیار کوچکتر از الکترون هاست، بنابراین برای مقدار V_{DD} مشخص V_{DD} ترانزیستورهای pMOS اشباع سرعت کمتری را نسبت به ترانزیستورهای nMOS تجربه می کنند. این سبب می شود که α برای ترانزیستورهای pMOS از ترانزیستورهای بزرگ تر باشد.




شکل ۲-۱۶ مقایسه مدل توان ۵ با رفتار ترانزیستور شبیهسازی شده

این مدلها برای محاسبات دستی بسیار پیچیدهاند. راهحل ساده تر این است که در ترانزیستورهایی که دچار اشباع سرعت شدهاند، I_{ds} به جای اینکه با مربع V_{gs} افزایش پیداکند به صورت خطی با آن افزایش یابد. شکل I_{ds} I_{ds} را بر حسب V_{gs} نشان می دهد ($V_{ds}=V_{gs}$). این معادل رسم I_{ds} به سبورت قابل توجهی بزرگ تر از V_{t} باشد، V_{t} به خوبی بر یک خط مستقیم منطبق می شود، بنابراین جریان روشن را می توان به صورت زیر تخمین زد:

$$I_{ds} = k \left(V_{gs} - V_t^* \right) \tag{TT-T}$$

که *،۷ طول از مبدأ است.



شكل ٢-١٧ بر حسب ،٧٤ در ناحيه اشباع

٢-4-٢ مدولاسيون طول كانال


ازآنجایی که در حالت ایده آل و در ناحیه اشباع، I_{ds} از V_{ds} مستقل است ترانزیستور یک منبع جریان مناسب محسوب می شود. پیوند p-n میان دریس و بدنه، ناحیه تخلیه با عرض I_{ds} تشکیل می دهد که با مقدار V_{db} افزایش می یابد (مطابق شکل V_{-1}). ناحیه تخلیه به صورت مؤثری طول کانال را کوتاه می کند:

$$L_{\text{eff}} = L - L_{\text{d}} \tag{TT-T}$$

برای ممانعت از واردکردن ولتاژ بدنه در محاسبات فرضمی شود که ولتاژ سورس به ولتاژ بدنه نزدیک است ($V_{db} \approx V_{ds}$)؛ بنابراین افزایش V_{ds} طول مؤثر کانال را کاهش می دهد. طول کانال کوتاه تر به جریان بزرگ تر منجرمی شود. همان گونه که در شکل ۲-۱۸ نمایش داده شده است V_{ds} ناحیه اشباع با افزایش می افزایش می یابد. این پدیده می تواند با ضرب رابطه ۲-۱۰ در ضریب ناحیه اشباع با افزایش المی افزایش می شود مدل شود. در ناحیه اشباع رابطه زیر برقرار است:

$$I_{ds} = \frac{\beta}{2} V_{GT}^2 \left(1 + \frac{V_{ds}}{V_A} \right) \tag{TE-T}$$

با کوتاه ترشدن کانال، اثر مدولاسیون طول کانال مهم تر می شود. ۷۸ متناسب با طول کانال است. مدل مدولاسیون طول کانال یک ساده سازی از رفتار غیر خطی ترانزیستور است.



شکل ۲-۱۸ ناحیه تخلیه، طول موثر را کاهش میدهد

_

¹ Early

مدولاسیون طول کانال برای طراحان آنالوگ بسیار مهم محسوب می شود، زیرا بهرهٔ تقویت کننده ها را پایین می آورد، اما در درک کیفی رفتار مدارهای دیجیتال زیاد مهم نیست.

۲-۴-۳ اثرات ولتاژ آستانه

تا این بخش از ولتاژ آستانه به عنوان عددی ثابت یاد شد، اما V، با افزایش ولتاژ سورس افزایش، با افزایش ولتاژ بدنه کاهش، با افزایش ولتاژ درین کاهش و با افزایش طول کانال افزایش می یابند. این بخش هر یک از این اثرات را مدل می کند.

۲-۴-۳ اثر بدنه

در بخشهای گذشته همیشه ترانزیستور به صورت عنصری سه پایه (گیت، سورس و درین) در نظرگرفته می شد، اما بدنه پایه چهارم ترانزیستور محسوب می شود. زمانی که ولتاژ V_{sb} میان بدنه و سورس بالارود، مقدار بار مورد نیاز برای وارون کردن کانال افزایش بیدا کرده، بنابراین ولتاژ آستانه افزایش می یابد. ولتاژ آستانه می تواند به صورت زیر مدل شود:

$$V_t = V_{t0} + \gamma \left(\sqrt{\phi_s + V_{sb}} - \sqrt{\phi_s} \right) \tag{9-5}$$

که V_{10} ولتاژ آستانه را هنگامیکه پتانسیل سورس و بدنه یکسان باشد نشان می دهد. ϕ_s پتانسیل سطحی در ولتاژ آستانه و γ ضریب اثر بدنه است که معمولاً در بازه $V^{\frac{1}{2}}$ ۱ تغییر می کند که خود به سطح ناخالصی کانال و N_A بستگی دارد.

$$\phi_s = 2v_T ln \frac{N_A}{n_i} \tag{77-7}$$

$$\gamma = \frac{t_{ox}}{\varepsilon_{ox}} \sqrt{2q\varepsilon_{si}N_A} = \frac{\sqrt{2q\varepsilon_{si}N_A}}{C_{ox}}$$
 (TV-Y)

برای ولتاژهای کوچک سورس به بدنه رابطه ۲-۳۵ میتواند بهصورت زیر خطی شود:

$$V_t = V_{t0} + k_{\gamma} V_{sb} \tag{(YA-Y)}$$

$$k_{\gamma} = \frac{\gamma}{2\sqrt{\phi_s}} = \frac{\sqrt{\frac{q\varepsilon_{si}N_A}{v_T ln\frac{N_A}{n_l}}}}{2C_{ox}} \tag{T9-T}$$

مثال ۲-۵: ترانزیستور nMOS در فرایند ۱۰ نانومتری را با ولتاژ آستانه ۱۰٬۳ ولت و چگالی ناخالصی ۱۰٬۳ درنظربگیرید. بدنه با استفاده از اتصال زیرلایه به زمین متصل شده است. درصورتی که ولتاژ سورس از ۰ به ۰/۱ ولت تغییر کند ولتاژ آستانه چگونه تغییر خواهد کرد؟

راه حل: در دمای اتاق ولتاژ حرارتی برابر $v_T = \frac{kT}{q} = 26mV$ و $v_T = \frac{kT}{q}$ است. $v_T = \frac{kT}{q}$ است. بنابر این، ولتاژ آستانه حدود $v_T = v_T = v_T$ ولت افزایش می یابد.

$$\phi_s = 2(0.026 V) ln \frac{8 \times 10^{17} cm^{-3}}{1.45 \times 10^{10} cm^{-3}} = 0.93 V$$

$$\gamma = \frac{10.5 \times 10^{-8} cm}{3.9 \times 8.85 \times 10^{-14} \frac{F}{cm}} \sqrt{2(1.6 \times 10^{-19} C) \left(11.7 \times 8.85 \times 10^{-14} \frac{F}{cm}\right) (8 \times 10^{17} cm^{-3})} = 0.16$$

$$V_t = 0.3 + \gamma \left(\sqrt{\phi_s + 0.6 V} - \sqrt{\phi_s}\right) = 0.34 V$$

۲-۴-۳ کاهش سد ناشی از درین

ولتاژ درین V_{ds} یک میدان الکتریکی ایجادمی کند که روی ولتاژ آستانه تأثیرمی گذارد. این اثر که کاهش سد ناشی از درین (DIBL) نامیده می شود در ترانزیستورهای کانال کوتاه مشخص تـر اسـت. این اثر به صورت زیر قابل مدل کردن است:

$$V_t = V_{t0} - \eta V_{ds} \tag{(1-1)}$$

که η ضریب DIBL میباشد که در حدود ۰/۱ است.

کاهش سد ناشی از درین سبب افزایش I_{ds} با افزایش V_{ds} در ناحیه اشباع می شود. ایس اثسر می تواند با واردکردن اثر آن در ولتاژ ارلی V_{A} در رابطه V_{-} در نظر گرفته شود. اثر ذکر شده بسرای طراحی های آنالوگ می تواند مخرب باشد، اما در بسیاری از مدارهای دیجیتال بی اهمیت است.


۲-۴-۳-۳ اثر کانال کوتاه

ولتاژ آستانه بهطور عموم با افزایش طول کانال افزایش می یابد. ایـن پدیـده بـرای L کوتـاه کـه نواحی تخلیه سورس و درین در قسمت عمدهای از کانال گسترش یافته، بیشتر مورد توجه است و

بنابراین به آن اثر کانال کوتاه می گویند. در برخی فرایندها، اثر کانال کوتاهِ معکوس، کاهش V_i با طول را دریی دارد.

۲-۴-۴ جریان نشتی

زمانی که ترانزیستورها خاموش هستند مقداری جریان نشتی در آنها برقرار است. جریان های نشتی شامل جریان نشتی زیرآستانه میان سورس و درین، جریان نشتی گیت از گیت به بدنه و جریان نشتی بیوند از سورس به بدنه و دریین به بدنه میباشند (شکل ۲-۱۹). جریان نشتی زیرآستانه به دلیل نشر حرارتی احاملها ایجادمی شود. جریان نشتی گیت یک اثر مکانیک کوانتومی است که به دلیل ایجاد تونل توسط حاملها در لایه بسیار نازک دی الکتریک گیت رخمی دهد. جریان نشتی پیوندی به سبب جریان از میان پیوند ه-p میان نفوذ سورس/درین و بدنه برقرارمی شود.




در فرایندهای بزرگ تر از ۱۸۰ نانومتری، جریان نشتی به جز در کاربردهای توان پایین اهمیت چندانی نداشت. در فرایندهای ۳۲ و ۲۲ نانومتری، ولتاژ آستانه به قدری پایین آمده است که جریان زیر آستانه به چندین یا چندده نانو آمپر به ازای هر ترانزیستور رسیده است. این مقدار اگرچه زیاد

¹ Thermal emission

به نظرنمی رسد اما زمانی که در تعداد ترانزیستورهای روی تراشه های امروزی (در حد بیلیون) ضرب شود مقدار قابل توجهی خواهد بود. در فرایند 20 نانومتری، ضخامت اکسید به اندازه ای کاهش یافته است که جریان نشتی گیت با جریان زیر آستانه قابل مقایسه است مگر آن که با به کارگیری دی الکتریکها با ثابت بزرگ بتوان ضخامت اکسید را افزایش داد. در فرایندهای نانومتری، جریان نشتی مسئله ای مهم در طراحی محسوب می شود.

۲-۴-۴ جریان زیر آستانه

مدل $V_{\rm ss}$ است جریان از سورس مدل $V_{\rm ss}$ است جریان از سورس به درین برقرارمی شود. در ترانزیستورهای واقعی، جریان در زیر ولتاژ آستانه به صورت ناگهانی قطع نمی شود بلکه طبق شکل $V_{\rm ss}$ به طور نمایی کاهش می یابد. زمانی که ولتاژ گیت بالاست، ترانزیستور به طور کامل روشن است. زمانی که ولتاژ گیت به زیر ولتاژ آستانه $V_{\rm ss}$ می رسد، جریان به صورت نمایی کاهش می یابد. این شرایط کاری $V_{\rm ss}$ را وارونگی ضعیف می نامند. جریان نشتی



شکل ۲-۲ مشخصههای I-V ترانزیستور nMOS در دمای ۷۰ درجه سانتی گراد در مقیاس لگاریتمی

زیرآستانه به سبب کاهش سد ناشی از درین به طور قابل توجهی با V_{ds} افزایش پیدامی کند. محدودیت حد پایینی برای I_{ds} و جوددارد که از طریق جریان نشتی پیوندی درین تعیین می شود و با ولتاژ گیت منفی تشدید می شود.

جریان نشتی زیرآستانه در رابطه Y-Y بیانشده است. I_{dso} جریان در ولتاژ آستانه بوده و از فرایند و اندازه ترانزیستور مستقل است. این عدد می تواند از راه شبیه سازی یا از طریق رابطه Y-Y به به دست آید. $Y_{sc}^{(1)}$ به صورت تجربی حاصل شده است، $Y_{sc}^{(1)}$ و ابسته به فرایند است که تحت تأثیر مشخصه های ناحیه تخلیه است و برای فرایندهای CMOS به طور معمول در بازه $Y_{sc}^{(1)}$ است. قسمت نهایی رابطه تعیین می کند که جریان نشتی زمانی که $Y_{sc}^{(1)}$ برابر صفر است صفر می باشد، اما هنگامی که $Y_{sc}^{(1)}$ برابر ولتاژ حرارتی $Y_{sc}^{(1)}$ باشد (برای نمونه $Y_{sc}^{(1)}$) مقدار آن افزایش می یابد. کاهش سد ناشی از درین، ولتاژ آستانه را کاهش می دهد که در رابطه، به صورت $Y_{sc}^{(1)}$ وارد شده است. این عامل، جریان نشتی را زمانی که $Y_{sc}^{(1)}$ حدود ده برابر نسبت به $Y_{sc}^{(1)}$ کو چک می تواند افزایش دهد. اثر بدنه هنگامی که $Y_{sc}^{(1)}$ کمتر می شود.

$$\begin{split} I_{ds} &= I_{ds0} e^{\frac{v_{gs} - v_{t0} + \eta v_{ds} - k_{\gamma} v_{sb}}{n v_T}} \left(1 - e^{\frac{-v_{ds}}{v_T}}\right) \\ I_{ds0} &= \beta v_T^2 e^{1.8} \end{split} \tag{ET-T}$$

از جریان زیرآستانه در مدارهای توان بسیار پایین در جهت مثبت استفاده می شود. جریان زیر آستانه در مدارهای پویا و DRAMها که به ذخیرهٔ بار روی یک خازن بستگی دارند از اهمیتی خاص برخور دار است. جریان در یک ترانزیستورِ خاموش، خازن را تخلیه می کند مگر این که به صورت دوره ای مقدار این خازن تجدید شده یا جریانی برای مقابله با جریان نشتی برقرار باشد. جریان نشتی سبب مصرف توان در مدارهای بی کار می شود. جریان زیرآستانه به صورت نمایی با کاهش V_i ، و با افزایش دما افزایش می یابید، بنابراین جریان زیرآستانه چالشی بسیار مهم برای تراشه هایی محسوب می شود که از منبع تغذیه و ولتاژ آستانه پایین استفاده کرده و در دمای بالا کارمی کنند.

همانگونه که در شکل ۲-۲۰ نشانداده شده است، جریان زیر آستانه، روی نمودار نیمه لگاریتمی یک خط مستقیم است. معکوس شیب این خط، شیب زیر آستانه نامیده می شود: می شود:

$$S = \left[\frac{d(\log_{10} I_{ds})}{dV_{gs}}\right]^{-1} = nv_T \ln 10$$
 (££-٢)

شیب زیرآستانه تعیین می کند که ولتاژ زیرآستانه باید چقدر کاهش یابد تا جریان نشتی زیرآستانه ده برابر کاهش پیداکند. مقدار معمول این شیب در دمای اتاق حدود ۱۰۰ میلی ولت بر دهه است. رابطه ۲-23 با استفاده از شیب زیرآستانه به صورت ۲-20 می باشد:

$$I_{ds} = I_{off} 10^{\frac{v_{gs} + \eta(v_{ds} - v_{dd}) - k_{\gamma}v_{sb}}{s}} \left(1 - e^{\frac{-v_{ds}}{v_T}}\right)$$
 (£0-7)

که $V_{ds} = V_{DD}$ و $V_{ds} = V_{DD}$ است.

مثال Y-7: ولتاژ آستانه کمینه یک ترانزیستور که جریان نشتی آن $(V_{gs}=0)$ در دمای اتاق حدود ۱۰۳ برابر کمتر از حالت $V_{gs}=V_1$ است، چقدر است (n=1/8) یکی از مزایای فرایندهای SOI داشتن n کوچک تر است. اگر برای n=1/m SOI باشد ولتاژ آستانه چقدر خواهدبود؟

راه حل: در دمای اتاق v_T =۲٦ mV. فرض کنید v_{ds} >> v_T فرض کنید توجه خواهد بود.

$$I_{ds}(V_{gs} = 0) = 10^{-3}I_{ds0} = I_{ds0}e^{\frac{-V_t}{nv_T}}$$
 (£7-Y)

 $V_t = -nv_T ln 10^{-3} = 270 \ mV$

در فرایند CMOS، جریان نشتی با ضریب ۱۰ برای هر ۹۰ میلیولت زیرآستانه کاهشمی یابد. این امر بهصورت شیب زیرآستانه ۹۰ میلیولت در هر دهه بیان می شود. در فرایند SOI، شیب زیرآستانه ۵، ۷۸ میلیولت بر دهه است، بنابراین ولتاژ آستانه برابر ۲۳۶ میلیولت خواهد بود.

۲-۴-۴-۲ جریان نشتی گیت

بنابر قوانین مکانیک کوانتومی، ابر الکترونی که یک اتم را احاطه میکند دارای توزیع مکانی احتمالاتی است. برای اکسیدهای گیت باریک تر از ۲۰-۱۵ آنگسترون، احتمال غیرصفری وجوددارد

که یک الکترون در گیت از میان اکسید گیت عبورکند. این اثر عبور حاملها از مانع نازک، تونلینگ نامیده، و به عبور جریان نشتی از میان گیت منجرمی شود.

دو مکانیزم فیزیکی برای تونلینگ گیت به نام های تونلینگ فیوولر نیوردهیم (FN) و تونلینگ مستقیم وجوددارند. تونلینگ FN در ولتاژهای بالا و ضخامت اکسید متوسط بسیار مهم است و برای برنامه ریزی حافظه های EEPROM به کارمی روند. تونلینگ مستقیم در ولتاژ پایین با اکسیدهای نازک مهم بوده و جزء غالب جریان نشتی محسوب می شود.

جریان نشتی تونلینگ مستقیم گیت از رابطه زیر قابل تخمین است:

$$I_{gate} = WA \left(\frac{V_{DD}}{t_{ox}}\right)^2 e^{-B\frac{t_{ox}}{V_{DD}}}$$
 (£V-Y)

که A و B ثابتهای تکنولوژی هستند.

ترانزیستورها به ۲۰۰ بالایی نیازدارند تا بتوانند جریان روشن مناسبی را ارائه کنند که ایس اصر سبب می شود تمایلی برای کاهش ضخامت اکسید گیت وجودداشته باشد تا خازن افزایش بابد، اما جریان تونلینگ به صورت نمایی با افزایش ضخامت اکسید کاهش می یابد و به تازگی از اهمیتی زیاد بهره مندشده است. شکل ۲-۲۱ نمودار چگالی جریان نشتی گیت نه (جریان بر مساحت) را برحسب ولتاژ برای ضخامتهای اکسید مختلف نشان می دهد. جریان نشتی گیت با ضریب ۲/۷ به ازای هر آنگسترون کاهش در ضخامت اکسید افزایش می یابد. جریانهای تونلینگ بزرگ نه تنها روی گرههای پویا اثر می گذارند بلکه مصرف توان را افزایش می دهند و سبب می شوند تا برای حفظ جریان نشتی در زیر ۱۰۰ آمپر بر سانتی متر مربع ضخامت اکسید به حداقل ۱۰/۵ آنگسترون محدود شود.


جریان تونلینگ برای ترانزیستورهای nMOS که از دیالکتریک SiO₂ استفاده می کنند حدود ده برابر بیشتر از pMOS است زیرا الکترون ها از باند رسانایی $^{\mathsf{T}}$ تونل زده، اما حفره ها از باند والانسس

¹ Fowler-Nordheim

² Conduction band

³ Valence band

تونل می زنند و سد بزرگ تری را در راه خود می بینند. دی الکتریک های مختلف دارای ویژگی های تونلینگ متفاوتی هستند.




۲-۴-۴ جریان نشتی پیوندی

پیوندهای p-n میان نفوذ و زیرلایه/چاه دیودهایی مطابق شکل p-1 را تشکیل میدهند. پیوند p-1 چاه به زیرلایه دیود دیگری است. زیرلایه p و چاه p به p به p متصل می شوند تا این اطمینان حاصل شود که این دیودها در حالت عادی به صورت معکوس بایاس شوند، اما دیودهایی که به صورت معکوس بایاس می شوند مقدار اندکی جریان p-1 از خود عبور می دهند که برابر است با:

$$I_D = I_s \left(e^{\frac{V_D}{v_T}} - 1 \right) \tag{EA-T}$$

 V_D که I_S به سطوح ناخالصی و به مساحت و محیط ناحیه تخلیه و به مقدار ولتاژ دیود I_S (برای نمونه V_S - V_S - V_S) بستگی دارد. هنگامی که یک پیوند با ولتاژی بسیار بزرگ تر از ولتاژ حرارتی به صورت معکوس بایاس شود جریان نشتی برابر I_S - بوده، در بازه I_S - V_S - $V_$



شکل ۲-۲۲ دیودهای نفوذ به زیر لایه در مدارهای CMOS

درینهایی که چگالی ناخالصی بالایی دارند در معرض تونلینگ باند به باند (BTBT) و جریان نشتی درین القاشده توسط گیت (GIDL) هستند.

BTBT در امتداد پیوند میان سورس یا دریس و بدنه، زمانی که پیوند به صورت معکوس بایاس شود اتفاق می افتد. BTBT تابعی از ولتاژ بایاس معکوس و سطوح ناخالصی است. اعمال ناخالصی بالا در مجاورت پایه های درین و سورس که برای افزایش ولتاژ آستانه با هدف بهبود جریان نشتی زیر آستانه انجام می شود، BTBT را افزایش می دهد. جریان نشتی در طول جداره های نزدیک به کانال که بیشترین ناخالصی را دارد بیشتر پیش می آید. جریان BTBT به صورت زیر قابل مدل کو دن است:

$$I_{BTBT} = WX_{j}A\frac{E_{j}}{E_{g}^{0.5}}V_{dd}e^{-B\frac{E_{g}^{1.5}}{E_{j}}}$$
 (£9-7)

که X_i عمق پیوند نفوذ، E_g ولتاژ شکاف باند X_i و X_i ثابت های تکنولوژی هستند. میدان الکتریکی در طول پیوندی که با ولتاژ معکوسی معادل X_i بایاس می شود برابر است با:

$$E_{j} = \sqrt{\frac{2qN_{halo}N_{sd}}{\varepsilon(N_{halo}+N_{sd})}} \left(V_{DD} + v_{T} ln \frac{N_{halo}N_{sd}}{n_{i}^{2}} \right)$$
 (0.-7)

که Nhalo معرف ناخالصی اضافی در مجاورت درین و سورس است. GIDL جایی رخمی دهد که گیت با درین هم پوشاست. جریان GIDL متناسب با مساحت هم پوشانی درین -گیت و بنابراین

¹ Band-to-band tunneling

² Gate-induced drain leakage

⁷ این عمل را ناخالصی هالهای (halo doping) مینامند.

⁴ Bandgap voltage

متناسب با عرض ترانزیستور است. جریان GIDL تابع میدان الکتریکی است، بنابراین به سرعت با ولتاژ درین به گیت افزایش می یابد، اما این مقدار در شرایط $|V_{gd}| \leq |V_{DD}|$ مهم نیست و زمانی که مقدار ولتاژ گیت به منظور قطع جریان زیر آستانه از بازه ولتاژهای منابع تغذیه خارج باشد اهمیت پیدامی کند.

۲-۴-۵ وابستگی به دما

مشخصه های ترانزیستور تحت تأثیر دما قرار دارد. قابلیت تحرکِ حامل با دما کاهش می یابد. یک رابطه تقریبی به صورت زیر است:

$$\mu(T) = \mu(T_r) \left(\frac{T}{T_r}\right)^{-k_{\mu}} \tag{61-Y}$$

که T دمای مطلق T_r دمای اتاق، k_μ پارامتر برازش $V_{\rm sat}$ است که حدود ۱/۵ میباشد. $V_{\rm sat}$ با دما کاهش می یابد که تغییر آن از ۳۰۰ تا ٤٠٠ کلوین حدود ۲۰ درصد است.

اندازه ولتاژ آستانه به طور تقریبی به صورت خطی با دما کاهش می یابید و بیا رابطه زیر قابیل تخمین است:

$$V_t(T) = V_t(T_r) - k_{vt}(T - T_r) \tag{6Y-Y}$$

که k_{ut} که کدود ۱-۲ $\frac{mV}{K}$ است.


Ion در V_{DD} بالا با دما کاهشمی یابد. جریان زیرآستانه و BTBT به ترتیب به صورت نمایی و بــه آرامی با دما افزایش می یابند و جریان نشتی گیت به طور تقریبی مستقل از دماست.

اثرات ترکیبی دما در شکل ۲-۲۳ نمایش داده شده است. در V_{gs} بالا، جریان ضریب دمای منفی دارد؛ به عبارت دیگر، جریان با افزایش دما، کاهش می یابد. در V_{gs} پایین، جریان دارای ضریب دمای مثبت است. بنابراین، جریان خاموش با دما افزایش، جریان روشین I_{dsat} با دما کاهش می یابید

¹ Absolute temperature

² Fitting parameter

 V_{DD} که در V_{DD} بنابراین کارایی مدار در دمای بالا بدتر می شود، اما برای سیستمهایی که در V_{DD} بایین عمل می کنند (کمتر از V_{AB} ولت)، V_{AB} با دما افزایش می بابد.



شکل ۲-۲ Idsat ۲۴ بر حسب دما

شکل ۲-۲۳ مشخصههای I-۷ ترانزیستور nMOS در ناحیه اشباع در دماهای مختلف

کارایی مدار با خنککردن بهبودمی یابد. بیشتر سیستمها از جریان همرُفتی طبیعی یا فنها همراه با گرماگیر استفاده می کنند، اما درصورتی که هزینه قابل توجیه باشد می توان از خنک کننده های لایه نازک یا نیتروژن مایع برای افزایش کارایی استفاده کرد. کار در دمای پایین دارای مزایایی زیاد است. جریان زیر آستانه به صورت نمایی با دما رابطه دارد؛ بنابراین، در صورت پایین بودن دما، ولت اژهای آستانه پایین تری را می توان به کاربرد. اشباع سرعت در میدانهای بزرگ اتفاق می افتد. هنگامی که قابلیت تحرک نیز بیشتر باشد، این میدانها در ولتاژ منبع پایین تری رخمی دهند و صرفه جویی در توان را باعث می شوند. در این شرایط، نواحی تخلیه عریض تر شده که سبب کاهش خازن پیوندی می شود.

¹ Heat sink

² Thin-film

۲-۴-۶ وابستگی به شکل هندسی ترانزیستور ۱

طراحان چینش، ترانزیستورهایی با عرض و طول W_{drawn} و W_{drawn} طراحی کنند. ابعاد واقعی گیت ساخته شده به اندازه X_{L} و X_{N} با مقادیر طراحی شده اختلاف دارند. برای نمونه، سازنده تراشه ها ممکن است ماسکه هایی با پلی سیلیکون باریک تر ایجاد کنند یا احتمال دارد پلی سیلیکون برای ایجاد کانال های کوتاه تر X_{L} منفی) بدون تغییر قوانین طراحی کلی یا گام فلز بیشتر بریده شود. علاوه بر این سورس و درین به طور افقی به اندازه L_{D} به زیر کانال نفوذمی کنند و سبب می شوند تا طول مؤثر کانال کاهش یابد. به طور مشابه، W_{D} نیز تحت تأثیر اثرات دیگری قرار می گیرد که سبب که اهش عرض مؤثر ترانزیستور می شود. به در نظر گرفتن عوامل دخیل در طول و عرض ترانزیستورها، می توان طول و عرض مؤثر ترانزیستور ما که در روابط خازن و جریان باید جایگزین W_{D} شوند، محاسبه کرد.

$$L_{eff} = L_{drawn} + X_L - 2L_D$$

$$W_{eff} = W_{drawn} + X_W - 2W_D$$
(6T-Y)

با توجه به روابط بالا یک ترانزیستور که عرض آن دو برابر دیگری طراحی شده است، ممکن است دارای طول مؤثر بیش از دو برابر باشد. به طور مشابه، جریان اشباع دو ترانزیستوری که عرض یکی دو برابر دیگری است شاید بیش از دو برابر با هم تفاوت داشته باشند. ولتاژهای آستانه نیسز می توانند تحت تأثیر اختلاف ابعاد ساخته شده با ابعاد طراحی شده تغییر کنند.

به دلیل ترکیب تغییرات ولتاژ آستانه، طول مؤثر کانال، مدولاسیون طول کانال و اشباع سرعت $\frac{1}{L}$ تغییر مقیاس نمی یابد. در حالت کلی زمانی که جریان ها باید با اطمینان منطبق باشند (برای مثال در تقویت کننده های حسی یا مبدل های (A/D)، بهترین راه استفاده از طول و عرض یکسان برای هر ترانزیستور است. نسبت جریان ها با قرار دادن ترانزیستور ها به صورت موازی با هم حاصل می شود.

¹ Geometry dependence

در فرایندهای زیر ۰/۲۵ میکرومتر، طول مؤثر ترانزیستور به نحوه قرارگرفتن ترانزیستور نیـز بستگیدارد. علاوهبر این، مقدار نزدیکی خطوط پلیسیلیکونی به تندی لبههای برش و طول کانـال تأثیرمیگذارد.

۲-۴-۲ جمع بندی

اگرچه مباحث فیزیکی مربوط به ترانزیستورهای نانومتری پیچیدهاست، اما فهم تأثیر رفتار غیرایده آل I-V از دید طراح آسان است.

افت به اندازه ولتاژ آستانه: ترانزیستورهای عبور هنگام عبوردادن یکی از مقادیر صفر یا یک، یک افت ولتاژ به اندازه ولتاژ آستانه در خروجی را سبب می شوند. ترانزیستورهای V_{DD} مقدار V_{DD} را V_{DD} و ترانزیستورهای V_{DD} مقدار صفر را V_{DD} عبور می دهند. مقدار افت با افزایش اثر بدنه افزایش می یابد، بنابراین ترانزیستورهای عبور در فرایندهای نانومتری که ولتاژ آستانه ضریبی از ولتاژ منبع تغذیه است به خوبی عمل نمی کنند. باید از گیتهای عبوری استفاده کرد که ترانزیستورهای صفر و یک را به خوبی می گذرانند.

جریان نشتی: در حالت ایده آل، گیتهای CMOS ایستا زمانی که بیکار هستند جریانی از خود عبورنمی دهند و بنابراین مصرف توان آنها صفر است. گیتهای واقعی دارای مقداری جریان نشتی هستند. مهم ترین عامل جریان نشتی جریان زیر آستانهٔ میان سورس و درین ترانزیستوری است که باید قطع باشد. جریان زیر آستانه یک ترانزیستور خاموش زمانی که $V_{\rm gs}$ زیر $V_{\rm i}$ است برای هر باید قطع باشد. حدود ده برابر کاهش می یابد. در فرایندهای امروزی، ولتاژهای آستانه در حال کاهش هستند، بنابراین جریان نشتی زیر آستانه به شدت افزایش یافته است. برخی فرایندها انتخاب جندگانه ای از $V_{\rm i}$ را فراهم می کنند. ترانزیستورها با $V_{\rm i}$ پایین در مسیرهای بحرانی به کارمی روند و ترانزیستورها با $V_{\rm i}$ بالا برای کاهش جریان نشتی روی مسیرهای دیگر استفاده می شوند.

اکسید گیت ترانزیستور عایق خوبی است ولی جریان تونلینگ قابل توجهی از اکسید گیت هایی که بسیار نازکاند عبورمی کند. این پدیده سبب محدود شدن تغییر مقیاس اکسید گیت می شود و به روی آوردن به موادی با ضریب دی الکتریک بالا منجرمی شود.

جریان نشتی سبب می شود که گیتهای CMOS زمانی که بیکار هستند توان مصرف کنند. جریان نشتی همچنین مدت زمانی را که داده در منطق پویا، لچها و سلولهای حافظه حفظ می شود را محدودمی کند. در فرایندهای نانومتری، منطق پویا و لچها به ساختارهای پس خوردی نیازدارند تا بتوانند از خرابی دادهٔ ناشی از جریان نشتی جلوگیری کنند. جریان نشتی در دماهای بالا افزایش می یابد.

ولتاژ منبع تغذیه (V_{DD}): اشباع سرعت و تنزیل قابلیت تحرک به جریانی کمتر از آنچه مورد انتظار است منجرمی شود. این بدان معناست که افزایش V_{DD} با هدف افزایش سرعت ترانزیستورها نتیجه مطلوب را به دنبال نخواهد داشت، بنابراین V_{DD} با کاهش اندازه نما کاهش یافته است تا مصرف توان کاهش داده شود، علاوه بر این کانالهای خیلی کوتاه و اکسیدهای گیت نازک در اثر V_{DD} های بزرگ آسیب می بینند.

تأخیر: ترانزیستورهایی که بهصورت سری با هم قرارداده شده اند هریک مقداری افت ولتاژ را روی دو سر تجربه میکنند که این پدیده سبب می شود که میدان افقی کوچکتری را تجربه کنند و نسبت به ترانزیستور تنها دچار اشباع سرعت کوچکتری شوند. بدین ترتیب ترانزیستورهای سری اندکی سریع تر از آنچه از طریق مدل ساده پیشبینی می شوند خواهندبود. برای مثال، دو ترانزیستور مسلم nMOS سری جریانی بیش از نصف جریان ترانزیستور تنها با عرض یکسان ارائه می دهند. این اثر برای ترانزیستورهای nMOS حامل ها نسبت به pMOS بیشتری دراند، بنابراین به اشباع سرعت بیشتری دچارمی شوند.

انطباق: اگر دو ترانزیستور قرار است یکسان عملکنند، باید در ابعاد و جهت قرارگرفتن یکسان باشند.

۲-۵ مشخصههای انتقالی DC

مدارهای دیجیتال درحقیقت مدارهای آنالوگی هستند که در قسمتی از بازه عملیاتی خود استفادهمی شود. مشخصههای انتقالی DC یک مدار، رابطه ولتاژ خروجی را با ولتاژ ورودی