#### به نام خدا

# راهنمای انجام پروژه درس VLSI پیشرفته

#### اهداف پروژه

هدف از انجام پروژه درس VLSI پیشرفته بررسی و اجرای عملی برخی از مفاهیمی است که در طول درس آموخته شدهاست. برای رسیدن به این هدف، معمولاً یک مثال مشخص از دنیای واقعی انتخاب می شود تا مراحل مختلف طراحی، مدلسازی و تحلیل بر روی آن مثال اعمال شوند. مثالی که برای این ترم در نظر گرفته شدهاست یک حافظه کوچک مبتنی بر SRAM مانند یک اولیه در سطح بالای هر پردازندهای موجود است. مراحل انجام پروژه شامل فهم مفاهیم اولیه و جمعآوری مطالب مورد نیاز، انجام طراحی اولیه در سطح بالای تجرید، بررسی و تحلیل طراحی، بردن طراحی به سطح ترانزیستوری و تحلیل آن با استفاده از HSpice است. جزئیات این پروژه در ادامه آمدهاست.

## توصیف و شرح پروژه

یکی از مباحث مهمی که متاسفانه در این نیمسال به آن پرداخته نشد مبحث SRAM بود. طراحی یک SRAM معمولاً از دو بخش تشکیل میشود: بخش حافظه و بخش سختافزار جانبی. بخش حافظه مبتنی است بر تکرار یک طراحی مشخص از یک سلول حافظه تک بیتی با یک چینش سطری و ستونی مناسب. بخش سختافزار جانبی تشکیل میشود از طراحیهایی بهینه شده برای قسمت دیکدر آدرس و قسمت MUX دادهها. برای کسب دانش عمیق نظری در این زمینه و همچنین مشاهده عملی انتخابهای مختلفی که برای این طراحی وجود دارد و بررسی تاثیر این انتخابها، در این پروژه میخواهیم یک register file با 128 کلمه (word) که بیتی طراحی نماییم.

### مراحل انجام يروژه

برای اطمینان از انجام این پروژه به صورت مرحله به مرحله، این پروژه به دو فاز شکسته شدهاست:

فاز اول – در این فاز از پروژه ابتدا رفتار یک سلول حافظه SRAM 6-ترانزیستوری را مرور نمایید تا بتوانید این رفتار را مدل کنید. بخش 12.2 کتاب و شکلها و توضیحات آن شرح بسیار دقیقی از جزئیات یک SRAM را تشریح می کند و مطالعه آن می تواند در راستای اجرای این پروژه بسیار مفید باشد. قدم مهم بعدی در انجام این فاز از پروژه طراحی آن در سطح بالای تجرید (بالاتر از سطح ترانزیستور) و اطمینان از داشتن درک مناسب نسبت به ساختار یک register file است. برای تحقق این امر، ابتدا با استفاده از یکی از زبانهای توصیف سختافزار (Verilog, VHDL, SystemC) یک ماجول ور سطح رفتاری طرح کنید که رفتار یک سلول حافظه SRAM (مشابه آنچه که در شکل باشد. شکل 12.28 قسمت b از کتاب آمده است) را مدل کند. توجه کنید که نام ورودیها و خروجیهای این ماجول مشابه همین شکل باشد. پیوست A.9 کتاب حاوی اطلاعات خیلی جالبی در همین راستاست.

در قدم بعدی، میبایست قسمتهای دیکدر و MUX این پروژه طراحی شوند. این قسمتها هم میبایست با یکی از زبانهای توصیف سختافزار و در سطح RT (Register Transfer Level) طراحی شوند. سپس کل طراحی را در محیط ModelSim (یا هر شبیه ساز دیگری که مایل هستید) شبیه سازی نمایید و با دادن ورودی های مناسب در داخل یک register file صحت عملکرد register file خود را نشان دهید. در طراحی این قسمت ها شما گزینه های مختلفی برای چیدن سلول های حافظه در کنار یکدیگر و طراحی ساختار کلی register file داریش بنابراین، با انتخاب پارامتری که می خواهید بهینه کنید (مانند تاخیر کلی دسترسی به رجیسترها، توان مصرفی، مساحت اشغال شده، آرایش

منظم سلولها، و غیره) چیدمانهای مختلف را مقایسه نمایید. در این فاز از پروژه این مقایسهها می تواند به صورت شهودی و به صورت دستی باشد. اما اگر بتوانید در همین فاز با کمک ابزارهای طراحی و شبیهسازی نیز مقایسههای شهودی خود را تایید کنید، نمره اضافی خواهید داشت (در صورت تمایل به این کار با من صحبت کنید). پس از انجام این مقایسه، گزینهای که زمان دسترسی به رجیسترها را کمینه می کند را انتخاب نمایید و دلایل این انتخاب را در گزارش این فاز پروژه قید نمایید. به طور خلاصه، خروجیهای این فاز عبارتند از: طراحی سلول در سطح رفتاری، طراحی RTL سایر قسمتها، testbench و ورودیهای تست اعمال شده، نتایج شبیهسازی که صحت عملکرد کلی register file را نشان بدهد، تحلیل روی چیدمانهای مختلف و تاثیر آنها بر روی پارامترهای register file، انتخاب ساختار نهایی جهت استفاده در فاز دوم.

فاز دوم – اکنون که از صحت عملکرد کلیت طراحی خود مطمئن شدید، میبایست طراحی را به سطح ترانزیستور ببریم. متاسفانه برای انجام این کار نمی توانید از ابزارهای CAD استفاده کنید و میبایست طراحی را به صورت دستی انجام دهید. علت این امر این است که اولاً سلول طراحی شده در سطح رفتاری قابل سنتز نیست و ثانیاً برای قسمتهای نوشته در سطح RT هم بهتر است که از گیتهای آماده موجود در کتابخانه ابزار سنتز استفاده نکنید و یک طراحی مناسب در سطح ترانزیستوری و به صورت دستی انجام دهید. برای طراحی ترانزیستوری سلول حافظه می توانید از مداری که در شکل 12.28 قسمت b از کتاب آمده است استفاده نمایید. اما برای سایر قسمتها یک طراحی مناسب با استفاده از هر یک از تکنولوژیهایی که در درس دیدید انجام دهید.

قدم بعدی پروژه شبیهسازی و تحلیل طراحی است. اگرچه چند ابزار برای تحلیل مدار در سطح ترانزیستور وجود دارد، اما ابزار به بهترین و دقیق ترین ابزار برای این کار است. ورودی این ابزار یک فایل ASCII است که در بر گیرنده netlist مدار شماست. بنابراین، باید netlist کل طرحتان را تولید نمایید. برای این کار می توانید ابتدا یک نمونه از طرح سلول خود را در سطح ترانزیستوری بنویسید و با تکرار این نمونه به تعداد کافی، طراحی کلی فاز قبل را بازسازی کنید. برای دیکدرها و سایر مدارهای جانبی هم با داشتن طراحی سطح ترانزیستوری می توانید به همین طریق عمل نمایید. بخش 8.2 کتاب در مورد این ابزار توضیحات مفصلی دارد که یقیناً مطالعه آن مفید خواهد بود.

پس از ساختن فایل netlist، با کمک ابزار HSpice یک سیکل کامل خواندن از ایا نوشتن در رجیسترها را شبیه سازی نمایید (شبیه آنچه که در قسمت b از شکل 12.4 کتاب آمده است). هدف از این مرحله اطمینان از صحت عملکرد کلی register file است چرا که طراحی سطح ترانزیستوری شما ممکن است همان طراحی سطح بالای فاز اول نباشد. برای شبیه سازی از هر کتابخانه ای که در دسترس داشتید می توانید استفاده کنید و محدودیت خاصی در این پروژه برای کتابخانه وجود ندارد. فقط حتماً نوع کتابخانه مورد استفاده را در گزارشتان قید کنید.

پس از اطمینان از صحت عملکرد مدارتان، به تحلیل آن از نقطه نظر پارامترهایی که در فاز قبل ذکر شد بپردازید اما این بار این تحلیلها را با استفاده از HSpice انجام دهید. آیا آنچه که در فاز اول و در سطح بالای تجرید پیشبینی کرده بودید با نتایج در سطح ترانزیستور مطابقت دارد؟ در گزارش توضیح کامل دهید.

خروجی نهایی این فاز عبارت است از کلیه فایلهای مربوط به طراحی ترانزیستوری، فایل ورودی HSpice، خروجیهای شبیهسازی، و تحلیلهای خودتان از این نتایج.

## زمانبندی انجام پروژه

زمان تحويل فاز اول پروژه ساعت 23:59 روز يكشنبه 1402/11/15 (به صورت الكترونيكي)

زمان تحویل فاز دوم پروژه صبح روز یکشنبه 1402/11/29 و به صورت حضوری خواهد بود. زمانبندی تحویل متعاقباً اعلام خواهد

برای رفع اشکالات احتمالی می توانید با خود من تماس بگیرید.

ضمناً یادآوری میشود که موعد تحویل گزارش کتبی تحقیق ساعت 23:59 روز چهارشنبه 1402/11/25 خواهد بود.

موفق باشید صدیقی