

# Sprzętowa implementacja splotowej filtracji sygnału video


Radosław Feiglewicz Dominik Jaworski


## Algorytm synchronizacji VDMA z filtrowaną ramką





Kwadraty W0,W1,W2 oznaczają przestrzenie w pamięci DDR w których zapisywane będą kolejne klatki odczytane z kamery. Natomiast Kwadraty R0,R1,R2 oznaczają również przestrzenie w DDR ale dla danych już przetworzonych. Tablice W EN i R EN informują który obszar (np.W0) nie jest aktualnie wykorzystywany(w przypadku W0 czy jest wykorzystywany do zapisu z kamery lub aktualnie procesowany przez algorytm filtrujący. Rejestry R Park i W Park informują czy moduł VDMA jest w trybie parkującym tzn. po skończeniu przetwarzania klatki dokonuje przetwarzania na tej samej przestrzeni pamięci co poprzednio (jeśli zapisywał do W0 to ponownie będzie zapisywał do W0). Rejestry W Current i R Current mówią która przestrzeń jest teraz przetwarzana(jeśli W Current == 1 to znaczy że W1


















#### Errata


- Zakończenie processingu nastąpi tylko gdy następna ramka read i write jest gotowa. Spowodowane to jest tym że jeśli następna ramka read lub write nie jest dostępna to nie można zacząć processingu. Algorytm mógłby "przeskoczyć nad ramką którą chcemy procesować powodując złe działanie algorytmu.
- Processing kończy się gdy wszystkie dane z ramki zostaną przetworzone i zapisane do pamięci. Algorytm można przyspieszyć tym że odczyt nowej ramki może się zacząć przed zakończeniem zapisywania przetworzonych pikseli poprzedniej ramki do pamięci.

## Splotowa filtracja 2d obrazu

Początek pamięci ramki np. W0

## Splotowa filtracja obrazu





**S0** 

**S6** 

**S12** 

**S18** 

**S1** 

**S7** 

S13

**S19** 

Jadro filtru (Kernel) o wymiarach 3x3

Początek pamięci np. RO

**S3** 

**S9** 

S15

S21

**S4** 

**S10** 

**S16** 

**S22** 

**S5** 

**S11** 

**S17** 

**S23** 

**S2** 

**S8** 

**S14** 

S20


Przefiltrowany obraz o wymiarach 6x4 który zostanie przesłany na wyjście HDMI

Wejściowy obraz z kamery (nieprzetworzony) o wymiarach 6x4

- Zera dołożone dookoła ramki są po to aby możliwa była operacja splotu (zero-padding). W przypadku kernelu np. 5x5 potrzeba dodać 2 takie okręgi zer i tak dalej. Kernel musi mieć być kwadratowy i mieć wielkość nieparzystą.
- Przed uruchomieniem algorytmu następuje wyzerowanie obszarów pamięci na których zarezerwowane są miejsca dla W0,W1 i W2.
- Dzięki funkcji stride w VDMA można ustawić mniejszy obszar dla pisania niż wielkość pamięci W0 przez co możliwe jest zrobienie takiej obwoluty zer.

## Przykład filtracji piksela PO

0	0	0	0	0	0	0	0
0	Р0	P1	P2	Р3	P4	P5	0
0	P6	P7	P8	P9	P10	P11	0
0	P12	P13	P14	P15	P16	P17	0
0	P18	P19	P20	P21	P22	S23	0
0	0	0	0	0	0	0	0



$$50 = K0*0 + K1*0 + K2*0 + K3*0 + K4*P0 + K5*P1 + K6*0 + K7*P6 + K8*P7$$

lla piksela P0					dla piksela P1				
	0	0	0	0	0	0	0	0	
	0	P0	P1	P2	P3	P4	P5	0	
	0	P6	P7	P8	P9	P10	P11	0	
	0	P12	P13	P14	P15	P16	P17	0	
	0	P18	P19	P20	P21	P22	S23	0	
	0	0	0	0	0	0	0	0	


Wejściowa macierz


Wejściowa macierz

Wejściowa macierz dla piksela P2

- Filtrowany piksel jest zawsze na środku wejściowej macierzy
- Każda macierz dla kolejnego piksela w wierszu różni się tylko jedną kolumną
- Aby przetworzyć kolejny piksel wystarczy pobrać wartości dla nowej kolumny i zapisać je w miejscu już niepotrzebnych pikseli. Dlatego w przypadku kernela 3x3 dla przetworzenia kolejnego piksela wystarczy pobrać 3 piksele

Jak to przyspieszyć?






W momencie filtracji piksela P0 przesyłana jest brakująca kolumna dla filtracji piksela P1  Na początku każdej nowej linii wymagane jest zapisanie 3 kolumn potem wystarczy tylko 1 i tak aż do końca linii.

Schemat blokowy realizacji pipline'u AXI4 32b HP AXI SLV AXI M **Processing System** Pamięć DDR **AXI SLV AXI-SLV** AXI M Start Done AXI<mark>4-L</mark>ITE Start Address AXI4 32b HP Num\_of\_pixels AXI-SLV (without padding pixesls) Width without padding Sygnaly kontrolne: Height (without padding) en, last kernel Frame DMA write (HLS) Filtering control ack unit Przetworzone Wybór wiersza piksele /32bit FIFO <mark>Ż</mark>ądanie kolejnego fifo\_input\_bram\_ wiersza/wierszy control unit Kontrola Kontrola vld\_out Koleine B Nowe współczynniki kernela **AXI-SLV** BRAM 2 port 3x3 AXI\_M współczyn pamięć kernela niki /72 bit Start 3\*24 bit Done Sygnaly sterujące Start\_Address BRAM 2 port Wyjście FIFO MAC wrapper Sygnały sterujące Sygnał ready Width (without 3x4 piksele Weiście BRAM padding) Datapath Kolejne Adres i sygnał en Input matrix Cały 3 piksele Height (without (zestaw wiersz/ /72 bit padding) Kolejne \ 128bit **FIFO AXIS** Kolejne piksele/ 32bit multiplexerów) piksele Frame DMA read (HLS)


## Bram 2 port input\_matrix




było tylko 3x3 to nie dało by się na wyjściu zrobić Realizacja Splotu - bram 3\*32bit tylko 1 \*32 bit wiec jest 4\*32 bit K0 K1 **K2** X **K2 K3** K4 **K5** X **K1** 24bit kernels **KO** K6 Χ K7 K8 (10bit fraction) (with padding) 128 bit width Addr - 0 MAC wrapper All row A0 **A1** A2 **A3 A3 A2 A4 A5 A6 A7 A1 A8 A9** A10 A11 32bit pixels **A0** (with padding) Addr - 0 128 bit width

All row

Musi pamięć do krenela być 4x4 ponieważ gdyby



#### MAC\_wrapper




W tym module następuje przemnożenie pikseli przez odpowienią wartość kernela i akumulacja w rejestrze 32 bitowym. Kernele będą 24 bitowe (10 bitów ułamkowa część), wchodzą 32 bity bo bram musi być 32 bit żeby pod axi podpiąć na wejściu są ucinane bity wyższe. Podczas narastającego zbocza clk gdy last\_kernel jest 1'b1, następuje przemnożenie ostatnich kerneli przez piksele i akumulacja. Ponadto dane są przenoszone do następnego stopnia pipline'u gdzie następuje sumowanie częściowych produktów mnożeń. Gdy dane na wyjściu są gotowe na 1 takt pojawia się sygnał pix valid r który steruje fifo. (założenie fifo nie może być nigdy pełne !!). Na końcu pipline'u zostaje z 32 bitów signed fixed-point obcięcie do 24 bit unsigned (można zaimplementować np. zaokraglenie itp.). Dane wejściowe są przyjmowane tylko gdy na wejściu en jest 1.


### Errata - datapath

 Datapath wykazywał duże czasy propagacji przez co nie można było podkręcić pipline'u do 150 MHz. Dlatego zdecydowano się przed każdym wejściem do MAC\_wrapper dodać przerzutnik przez co linia kombinacyjna została skrócona i możliwe było uzyskanie 150 MHz.

## Rozkład bitów w wektorze pikseli




#### FSM filtering control unit




!(width\_cnt < width en <=0, addr <=0, last\_kernel <=0 offset <=0, cnt\_height ++ width\_cnt <= 0

## FSM- fifo\_input\_bram\_control\_unit



## Aplikacja GUI do obsługi filtracji



## Wykorzystanie zasobów

Resource	Utilization	Available	Utilization %	
LUT	14221	53200	26.73	
LUTRAM	698	17400	4.01	
FF	16761	106400	15.75	
BRAM	17	140	12.14	
DSP	15	220	6.82	
IO	24	125	19.20	
BUFG	7	32	21.88	
MMCM	2	4	50.00	