R.F.S Rising Financial Stars

| 반도체 |

파운드리

We Found the Future, The Foundry

최근 5만원 후반을 쉽게 넘지 못했던 삼성전자의 주가가 6만원 후반대로 진입하는 현상이 일어났다. 약(弱)달러가 지속되면서 신흥국 주식으로의 자금 유입 강도가 강해졌는데 특히 한국 주식시장으로의 자금 유입이 상당히 강했기 때문이다. 실제로 코스피시장에서 4년3개월만에 최장 기간인 14거래일째(11.24 기준) 외국인이 순매수에 나서고 있고 그 중에서도 대형주인 삼성전자와 SK하이닉스에 많은 자금이 몰린 것이다.


사실 그동안 우리나라의 대표적 반도체기업인 삼성전자와 SK하이닉스는 반쪽짜리 반도체회사라는 불명예스러운 타이틀을 갖고 있었다. 사업부와 매출이 메모리 반도체에 많이 치우쳐있기 때문이다. 흔히 삼성전자와 SK 하이닉스가 글로벌 반도체 Top tier 위치에 있다고 여겨지나 이는 메모리 반도체 시장에 국한될 뿐이고, 시스템 반도체 영역에서는 국내 업체들의 점유율이 부진한 상황이다. 그러나 4차 산업혁명에 들어서 미래 사업인 클라우드, AI 등 비메모리(시스템) 반도체가 필요한 분야가 많다. 2020년 약 4,600억$로 예상되는 글로벌 반도체 시장 규모 중 메모리 반도체의 비중은 33% 수준 정도에 불과하고, 남은 67%가 모두 시스템 반도체의 영역이다.

지난 2019년, 삼성전자는 이렇게 변화하는 반도체시장 흐름에 맞춰 2030년까지 시스템 반도체(파운드리 및 시스템LSI 사업) 분야 연구개발 및 생산시설 확충에 133조원을 투자하고 메모리 반도체뿐만 아니라 시스템 반도체 분야에서도 글로벌 1위를 달성하겠다는 '반도체 비전 2030'을 발표했다. 시스템 반도체 파운드리 부문에서 점유율 50% 이상으로 독주하다시피하는 세계 최초 '파운드리' 전문 기업 TSMC에 도전장을 내민 것이다. 과연 삼성전자가 파운드리에서 TSMC를 제치고 글로벌 1위가 될 수 있을지, 전반적인 반도체 산업과 함께 알아보자.


투자전망

시장 확대 예상


TSMC




삼성전자



SMIC



Intel



RFS Research Team 2

30기 유지현
30기 진현준
30기 송미정
31기 강윤성
31기 서경민

Contents

1. 반도체 기본 상식

1-1. 반도체 전반

1-2. 반도체의 기능별 구분

1-2-1. 메모리 반도체

1-2-2. 시스템 반도체

1-2-3. 반도체 기업 종류

2. 파운드리 산업

2-1. 반도체 8대 공정 및 수혜주

2-1-1. 반도체 8대 공정

2-1-2. 각 공정의 수혜주

2-2. 파운드리 산업의 성장성

3. 파운드리 기업 현황

3-1. 파운드리 기업 전반

3-2. TSMC

3-2-1. TSMC의 도입

3-2-2. TSMC의 현주소

3-2-3. TSMC의 미래

3-3. 삼성

3-3-0. 삼성전자 도입

3-3-1. 메모리 반도체 부서

3-3-2. 시스템 반도체 부서

3-3-3. 수주현황

3-4. FET WAR & EUV WAR

3-4-1. FET WAT

3-4-2. EUV WAR

Ⅰ. R.F.S 라면 이 정도는 알고가자! [반도체 기본 상식]

Ⅰ-1. 반도체란?

사전적 의미에서 반도체란 전기전도도가 도체와 부도체의 중간정도 되는 물질을 일컫는다. 순수한 상태의 반도체는 전기가 통하지 않는 부도체와 비슷한 특성을 보이지만, 빛 또는 열을 가하거나 특정 불순물을 첨가하면 도체처럼 전기가 흐르기 시작한다. 다만, 그 전기전도성을 조절할 수 있다는 것이 도체와의 차이점이다.

이상의 반도체는 일반적인 물리적 성질의 종류일 뿐이고, 이하에서 논의할 반도체 산업에서의 '반도체'란 반도체의 성질을 활용한 집적회로(IC ; Integrated Circuits) 또는 개별 반도체 소자를 의미한다. 집적회로란 다양한 개별 반도체 소자들을 초소형화 및 고집적화시켜 전기적으로 동작하도록 한 것이다. 그리고 개별 반도체 소자는 개별적으로 활용되기도 하고 집적회로를 구성하기도 하는 반도체로서 트랜지스터, 다이오드, LED 반도체, ADC 등이 이에 속한다.


한편, 트랜지스터란 신호를 증폭시키는 스위치의 역할을 하는 반도체로서 가볍고 소비전력이 적어 편리한 특징이 있다. 또한 다이오드란 전류를 한쪽으로만 흐르게 하는 정류 역할을 하는 반도체이며, LED 반도체는 전기를 빛으로 바꾸는 발광소자를 의미한다. 마지막으로 ADC(Analog to Digital Converts)란 불연속적인 디지털 신호와 연속적인 아날로그 신호를 서로 전환하는 역할을 하는 반도체이다.

Ⅰ-2. 반도체의 기능별 구분

Ⅰ-2-1. 메모리 반도체

반도체는 통상 기능에 따라 메모리 반도체 및 시스템 반도체로 구분된다. 메모리 반도체는 정보를 저장하는 용도로 사용되는 반도체를 일컬으며, 메모리 반도체에는 정보를 기록하고 기록해 둔 정보를 읽거나 수정할 수 있는 램(RAM, 휘발성)과 기록된 정보를 읽을 수만 있고 수정할 수 없는 롬(ROM, 비휘발성)이 있다. 정보 저장방식에 따라 램에는 D램과 S램 등이 있으며, 롬에는 NAND FLASH 등이 있다. 투자자 입장에선 시장규모가 큰 D램과 NAND FLASH에 주목할 필요가 있다.

메모리 반도체의 종류




출처: 삼성전자, RFS Research Team 2

메모리 반도체는 그 특성 상 시스템 반도체에 비해 회로설계가 용이하고 종류가 많지 않아 소품종 대량생산이 적합하다. 따라서 대규모의 설비투자가 가능한 대기업이 메모리 반도체 시장을 주름잡고 있다. 특히 D램과 관련해서는 우리나라의 삼성전자와 SK 하이닉스가 70% 이상의 점유율을 보이고 있으며 메모리 기술의 발전도 계속 이뤄내고 있어 이미 치킨게임이 끝났다고 해도 과언이 아니다. 뿐만 아니라 SK 하이닉스가 INTEL의 NAND FLASH 사업부를 인수하기로 결정되어 NAND FLASH 분야에서도 삼성전

자와 SK 하이닉스가 50% 이상의 점유율을 차지할 것으로 기대된다. 현재 GOOGLE, AMAZON, MICROSOFT 등 굵직한 기업들이 대규모의 데이터센터를 짓고 있거나 지을 예정으로 메모리 반도체의 수요가 증가할 것으로 기대되는 바, 향후 메모리 반도체 산업도 호황이 예상된다.

202Q 글로벌 D램 및 NAND FLASH 시장 점유율




출처: Trendforce, RFS Research Team 2

Ⅰ-2-2. 시스템 반도체

시스템 반도체는 전자기기의 두뇌 역할을 하는 반도체로서, 주로 디지털화된 전기적 정보의 연산, 처리, 제어, 가공 기능을 담당한다. 정보의 저장 기능을 담당하는 메모리 반도체와 달리 시스템 반도체는 비메모리 반도체로도 불린다. 품목만 수만 가지로 다품종 소량 생산으로 제작되는 시스템 반도체는 칩 구조가 복잡해 우수한 설계 인력과 기술력을 필요로 한다. 특히 고가의 설계와 검증 툴, 반도체 설계자산(IP)등의 기술 인프라가 필요하다. 따라서 메모리 반도체와 달리 한 기업이 회로 설계부터 반도체 제조, 패키징 등 후공정까지 모두 담당하는 것은 현실적으로 불가능하며 다양한 종류의 기업이 하나의 생태계를 이뤄 시스템 반도체를 생산한다. 또한 메모리 반도체는 소품종 대량생산으로 수요 상황에 따른 대규모 투자가 필요해서 경기 상황에 따라 수요 감소시 수급 불균형이 자주 발생하고 이에 따른 손해가 비교적 크게 발생하나, 비메모리 반도체는 다품종 소량생산으로 상대적으로 개별 제품당 판매 부진에 따른 수급 불균형으로부터 비교적 자유롭다.

한편, 2020년 약 4,600억$로 예상되는 글로벌 반도체 시장 규모 중 메모리 반도체의 비중은 33% 수준 정도에 불과하고, 남은 67%가 모두 시스템 반도체의 영역이다. 흔히 삼성전자와 SK 하이닉스가 글로벌 반도체 Top tier 위치에 있다고 여겨지나 이는 메모리 반도체 시장에 국한될 뿐이고, 비메모리 반도체 영역에서는 국내 업체들의 점유율이 부진한 상황이다. 국내 반도체 기업들은 메모리 반도체에 치중된 사업구조에서 벗어나 비교적 안정적인 비메모리 반도체로 사업을 확정하여 미래의 안정적인 성장을 추구할 필요가 있다. 이와 관련하여 최근 정부는 오는 2030년까지 인공지능(AI) 관련 시스템 반도체를 제 2의 D램으로 육성하고, 세계시장의 20%를 선점한다는 목표를 확정했다.

제품별 글로벌 반도체 시장 점유율



출처: DB투자증권, RFS Research Team 2

시스템 반도체는 마이크로 컴포넌트(Micro Component), Analog IC, Logic IC 등으로 구분되며, 그 외 이미지센서(CIS)로 대표되는 광개별소자 즉, 광학반도체(Optical Semiconductor)가 비메모리 반도체로서 여기에 포함되기도 한다.

마이크로 컴포넌트는 전자기기의 두뇌 역할을 수행하는 초소형 시스템 반도체로서 주로 연산과 제어 기능을 담당하며 통상의 시스템 반도체는 마이크로 컴포넌트를 일컫는다. 대표적으로 MPU(Micro Processor Unit)와 MCU(Micro Controller Unit)가 마이크로 컴포넌트에 해당한다. MPU는 컴퓨터의 기억, 연산, 제어 기능을 수행하며, 컴퓨터의 중앙처리장치 CPU, 그래픽 카드 GPU가 대표적이다. 시스템 반도체의 전통적 강자인 CPU 시장은 현재 INTEL과 AMD가 양분하고 있으며(202Q 기준 데스크탑&랩탑&서버 통합 INTEL 60%, AMD 40%), 내장그래픽을 포함한 GPU 시장은 INTEL의 강세 속에서 AMD와 NVIDIA가 그 뒤를 쫓고 있다(202Q 기준 INTEL 64%, AMD 18%, NVIDIA 19%). 다만 외장 그래픽 시장 점유율은 NVIDIA의 독주가 두드러져 202Q 기준 NVIDIA의 시장점유율은 약 80%에 달한다.

한편, MCU는 특정 시스템을 제어하기 위한 전용 프로세서로, 냉장고나 세탁기와 같은 대부분의 전자제품에서 단순 시간예약에서부터 특수한 기능에 이르기까지 두뇌역할을 수행하는 반도체다. 특히 최근 IoT 산업에 대한 기대가 고조됨에 따라 MCU 산업의 성장성도 기대해볼만 하다. MCU의 대표적 기업에는 MICROCHIP TECH, ST MICRO, TEXAS INSTRUMENT(TI), NXP, RENASAS 등이 있으며, 국내 기업으로는 지난해 기준 세계 소비자 가전용 MCU 점유율 4위 업체인 어보브반도체를 주목해볼만 하다.

IC는 특정 기능을 수행하는 전기회로 구성을 위해 여러 반도체 소자를 하나의 칩에 구현한 것이다. 동작 신호에 따라 Logic IC와 Analog IC로 구분된다. Analog IC는 소리, 빛 등의 각종 아날로그 신호를 컴퓨터가 인식할 수 있는 디지털 신호로 바꿔주는 반도체로, 디지털 기기의 입출력 인터페이스, 전력관리, 신호 감지 및 증폭 등에 사용된다. Logic IC는 NOT, OR, AND 등의 논리회로로 구성된 반도체로서 컴퓨터가 인식할 수 있는 디지털 신호에 대한 연산, 기억, 전송, 변환 등의 기능을 수행한다. 모바일 통신 기기에서 연산과 제어 기능을 담당하는 AP(Aplicaion Processor)가 대표적이다. AP의 대표적 기업에는 QUALCOMM, MEDIATECH, HISILICON, APPLE, 삼성전자, UNISOC 등이 있다(202Q기준 AP 시장점유율 QUALCOMM 29%, MEDIATECH 26%, HISILICON 16%, APPLE 13%, 삼성전자 13%, UNISOC 4%). 삼성전자는 자체 스마트폰을 위한 AP인 엑시노스(Exynos)를 2011년부터 개발해 활용하고 있다. 최신 버전은 '엑시노스 980'으로 5G 통신 모뎀과 고성능 모바일 AP를 하나로 통합한 5G 모바일 프로세서다. 삼성전자는 아우디 신형차량 A4에 탑재한 '엑시노스 오토 8890', 100M 이내 단거리 데이터 통신에 최적화된 IoT 프로세서인 '엑시노스 I T100'와 같은 Soc를 선보이는 등 엑시노스의 활용도를 높이고 있다.

SoC는 여러 시스템을 하나의 칩에 집적시킨 단일 칩 시스템이다. 비디오, 오디오, 모뎀 등의 각종 멀티미디어 부품과 마이크로프로세서, D램 등의 반도체를 하나로 통합해, 연산 기능과 데이터의 저장, 아날로그와 디지털 신호 변환 등 시스템 반도체의 다양한 기능들을 하나의 칩으로 해결할 수 있다. 자동차의 ECU(Electronic Control Unit), 최근 AI 반도체로 급부상한 NPU(Neural Processing Unit) 등이 여기에 속한다.

마지막으로 개별소자는 트랜지스터, 다이오드 등 단일 기능을 하는 반도체 소자로서, 광 신호를 전기 신호로 변환시키는 CMOS 이미지 센서가(CIS)가 대표적이다. CIS 산업에서는 2C2Q 기준 이미지센서 점유율 42.5%로 글로벌 1위인 SONY와 21.7%로 2위인 삼성전자가 경쟁하고 있으나 최근 삼성자의 추격이 매섭다. 최근 삼성전자는 1억 800만 화소를 갖춘 모바일 이미지 센서를 출시했으며, 이는 현재 갤럭시 노트20 울트라 등 플래그십 모델에 적극 채용되고 있고 지난해부터 샤오미 등 제조사들의 납품 요구가 이어지고 있다. 이에 반해 소니의 주력 제품은 6400만화소급으로 삼성전자의 기술력에 뒤쳐진 상황이며, 미 정부의 HUAWEI 제제에 따라 매출 비중의 20%로 추정되는 HUAWEI 수출 비중이 줄 것으로 예상된다. 한편, 삼성전자와 SONY는 CIS의 설계, 제조, 후공정까지 모두 자체 담당하고 있어 후발 기업의 점유율 확대는 어려울 것으로 전망된다.

Ⅰ-3. 반도체 기업 유형

반도체 value chain 및 기업유형



출처: 삼성전자, RFS Research Team 2

반도체는 크게 회로설계, 생산, 조립 및 검사, 유통 과정을 거쳐 탄생한다. 기업들 중에는 이 모든 역할을 수행할 수 있는 종합반도체 기업(IDM)도 있고, 팹리스나 파운드리 등 특정 역할을 전문적으로 담당하는 기업도 있다. 메모리 반도체의 경우 회로 설계가 비교적 용이하여 IDM에서 모든 역할을 담당하는 경우가 많지만, 특히 시스템 반도체는 워낙 고도의 기술이 필요하다 보니 사업구조가 각 공정별로 분업화되어 있다.

IDM

구체적으로 살펴보면 종합 반도체 기업(IDM, Integrated Device Manuafacturer)은 모든 반도체 생산 공정을 종합적으로 갖춘 기업을 뜻한다. 한 기업이 웨이퍼 생산 설비인 팹(farication facility)을 갖추고 있고, 반도체 회로 설계, 웨이퍼 가공, 패키징 및 테스트로 이어지는 반도체를 만들기 위한 일련의 과정을 모두 수행한다. 팹을 건설하기 위해서는 수조원 이상의 대규모 자본이 필요하기 때문에 대기업이 주도하고 있으며, 대표적 IDM으로는 메모리 반도체 분야의 삼성전자, SK 하이닉스 및 시스템 반도체 분야의 INTEL이 있다. 최근 INTEL은 파운드리 분야에서 기술적 한계에 봉착하여 팹리스 기업으로 전향하려는 움직임을 보이고 있다.

IP 기업

IP 기업(칩리스)은 팹리스처럼 반도체 설계를 전문으로 하는 기업이다. 다만, 팹리스와는 수익 모델에서 차이를 보인다. IP 기업은 반도체 회로 설계의 기초 도안 역할을 하는 셀 라이브러리를 팹리스나 IDM 등에 제공하고, 이에 따른 라이센스 수수료 및 로열티를 받는다. 따라서 지적 재산권을 뜻하는 IP(Intellectual Property)라는 용어를 사용한다. 정리하자면 팹리스는 반도체 설계 후 외주를 통해 자사 제품을 생산한다면, IP 기업은 초기 비용이 매우 큰 기초 설계 라이선스를 판매할 뿐 자신의 브랜드로 제품을 생산하지는 않는다. 대표적 IP 기업으로 ARM이 시장을 독보적으로 지배하고 있으며 최근 ARM은 NVIDIA에 인수합병하기로 결정되었다. 최근에는 ARM에 대항하여 오픈 소스로 IP를 활용할 수 있는 RISC-V 툴이 등장하기도 하였다.

팹리스(Fabless)

팹리스(Fab-less)는 반도체 회로 설계를 전문적으로 하는 기업이다. 설계를 제외한 웨이퍼 생산, 패키징, 테스트 등은 모두 외주로 진행되며, 외주를 통한 생산이 완료된 칩의 소유권이나 영업권은 팹리스가 갖는다. 팹리스는 대규모 설비투자가 필요한 공장을 갖추지 않고 설계에 주력할 수 있는 비즈니스 모델이다. 즉, 반도체를 만드는 생산시설 없이 뛰어난 아이디어와 우수한 칩 설계 기술을 바탕으로 반도체 칩 개발에 집중할 수 있으며, 다품종 소량 생산 형태로 기술적 다양성을 갖는 시스템 반도체 기업들이 주로 팹리스의 형태를 취한다.

2020 2Q 팹리스 기업 매출 순위 (단위 : 백만달러)

순위	기업	202Q	192Q	전년 동기 대비 증감율
1	BROADCOM	3,976	4,265	-6.8%
2	QUALCOM	3,807	3,567	6.7%
3	NVIDIA	3,461	2,352	47.1%
4	MIDEATECH	2,259	1,977	14.2%
5	AMD	1,932	1,531	26.2%

출처: Trendforce, RFS Research Team 2

디자인하우스(DesignHouse)

디자인하우스는 팹리스(설계)와 파운드리(생산)의 연결다리 역할을 하는 기업이다. 팹리스 기업이 설계한 제품을 각 파운드리 생산 공정에 적합하도록 최적화딘 디자인 서비스를 제공하는 역할을 한다. 즉, 팹리스 업체가 설계한 반도체 설계도면을 제조용 설계도면으로 다시 디자인하는 것이다. 팹리스 기업은 레이아웃 검증과 같은 백앤드디자인(Back End Design)을 직접 수행하지 않고 디자인하우스를 이용하기도 한다.

파운드리(Foundry)

파운드리는 생산 공정을 전담하는 기업으로 자체 제품이 아닌 수탁생산을 담당하는 기업이다. 반도체 생산설비를 갖추고 있지만 직접 설계하여 제품을 만드는 것이 아니라 고객으로부터 위탁받은 제품을 대신 생산해 이익을 창출한다. 생산 전문 파운드리의 주 고객은 팹리스, 시스템 반도체 기업이다. 반도체 생산을 위해서는 수조원대의 막대한 시설 투자 비용이 들고 고도의 생산기술이 필요해 반도체를 개발하는 모든 회사들이 반도체를 생산하기는 현실적으로 불가능하기 때문이다. 한편, 파운드리 기업은 자체적으로 IP를 설계하기도 하며, IP 회사들과 제휴를 맺어 고객들(주로 팹리스)이 필요로 하는 IP를 제공하기도 한다. 대표적 파운드리 기업에는 TSMC와 삼성전자가 있으며 관련 내용은 후술한다.

OSAT

OSAT(Outsourced Semiconductor Assembly & Test)는 반도체 패키징 및 테스트 수탁기업으로서, 폭넓은 의미로 반도체 후공정 업계를 뜻하는데 반도체 후공정은 크게 패키징과 테스트로 볼 수 있다. 파운드리를 통해 생산된 수백개의 칩은 외부와 전기신호를 주고 받을 수 없으며, 외부 충격에 의해 손상되기도 쉽다. 이 칩을 기판이나 전자기기에 장착하기 위해 포장하는 작업을 패키징이라 하며 패키징 기업은 이런 반도체 칩 포장을 전문으로 하는 곳이다. 패키징 방식에 따라 반도체 칩의 성능이 결정되기도 해서 최근 들어 패키징의 중요성이 부각되고 있다. 한편, 패키징 공정까지 마친 반도체는 품질과 신뢰성을 위해 철저한 검사를 거치게 되는데, 파운드리 기업은 테스트 전문 기업에 업무를 위탁하기도 한다.

한편, 파운드리는 디자인하우스와 OSAT 기업들을 중요 파트너사(DSP ; Design Service Partner)로 선정하여 팹리스 업체를 위한 종합적인 솔루션을 제공하기도 한다. 대표적으로 TSMC는 디자인하우스 기업 GUC, ALCHIP(대만), TOPPAN(일본) 등과 VCA(Value Chain Aggregator)를 형성하며 자신의 생태계를 만들어 나가고 있다. 위 기업들은 TSMC의 최신 공정기술을 빠르게 적용하며 노하우를 쌓아간다.

Ⅱ. 파운드리 산업

Ⅱ-1-1. '반도체 8대 공정'? 들어는 봤는데...

웨이퍼 공정

반도체 집적회로의 핵심 재료인 웨이퍼는 실리콘(SI), 갈륨 아세나이드 등을 성장시켜 만든 단결정 기둥을 적당한 두께로 얇게 썬 원판을 의미한다. 이 웨이퍼에 다양한 기능을 처리하고 저장하기 위해 많은 소자를 하나의 칩 안에 집적한 전자부품인 반도체 집적회로(IC)가 만들어진다.

모래에서 추출한 실리콘을 녹여 굳힌 실리콘 기둥인 잉곳을 만드는 것이 웨이퍼 공정의 시작이다. 그 후 얇은 웨이퍼를 만들기 위해 다이아몬드 톱을 이용해 잉곳을 균일하고 얇게 써는 작업을 거친다. 웨이퍼가 얇을수록 제조원가가 줄어들고, 지름이 클수록 한 번에 생산할 수 있는 반도체 칩 수가 증가하기 때문에 웨이퍼는 얇고 클수록 좋다. 이렇게 잘라 낸 웨이퍼를 연마액과 연마장비를 통해 매끄럽게 갈아내면 웨이퍼 제조 공정은 끝이 난다.

웨이퍼 공정



출처 : 삼성반도체이야기, RFS Research Team 2

산화 공정

아주 미세한 불순물도 치명적인 영향을 주는 반도체 제조 과정에서는 이 산화공정이 보호막 역할을 하게 된다. 웨이퍼에 막을 입히는 산화공정의 방법에는 여러가지가 있지만 그 원리는 웨이퍼를 산소에 노출시켜 산화된 막을 만드는 것이다.

이 산화막이 형성되면 회로와 회로 사이에 누설 전류가 흐르는 것을 차단해주고, 이온주입과정에서 확산 방지막 역할을 하며, 식각 공정에서는 필요한 부분이 잘못 식각 되는 것을 막는 식각 방지막 역할도 한다.


포토 공정

포토공정은 웨이퍼 위에 반도체 회로를 그려 넣는 것이다. 이를 위해서 컴퓨터 시스템(CAD)를 이용해 웨이퍼에 그려 넣을 회로를 설계하고, 설계한 회로를 Quartz기판 위에 크롬(Cr)으로 미세회로를 형상화한 포토마스크를 만든다.

포토마스크를 만들었다면 본격적인 포토공정이 시작되는데, 먼저 산화막이 형성된 웨이퍼 위에 감광액을 골고루 바른다. 이 작업을 통해 포토마스크에 형상화된 회로패턴이 웨이퍼에 새겨질 수 있는 것이다. 이 후 노광장비를 이용해서 포토마스크에 빛을 통과시켜 회로를 웨이퍼에 찍어낸다. 이 과정을 노광이라고 하며 노광은 빛을 선택적으로 조사하는 과정을 말한다. 마지막으로, 패턴의 형상을 결정하는 단계인 현상과정을 거친다. 웨이퍼에 현상액을 뿌리며 노광된 영역과 노광되지 않은 영역을 선택적으로 제거해서(감광액 제거) 회로 패턴을 형성하는 것이다.

특히 포토공정에서 극자외선 파장의 광원을 사용하는 EUV공정이 주목받고 있다, 이것은 기존 공정에 적용 중인 불화아르곤 광원보다 파장이 훨씬 짧아 회로를 더 미세하게 새길 수 있기 때문에 미세화 공정에서 주목받고 있다. 또한 EUV장비를 사용하면 공정 단계를 줄일 수 있어 생산성도 획기적으로 높일 수 있을 것으로 보인다.

포토공정-노광공정



출처 : 삼성반도체이야기, RFS Research Team 2

식각 공정

포토공정을 거쳐 웨이퍼에 회로 패턴이 형성되었으니 그 부분을 제외한 필요 없는 부분은 제거를 하는 공정이 필요한데, 그 과정이 식각공정이다. 앞의 포토과정의 현상과정에서 감광액이 남아 있는 부분은 회로 패턴을 구성하는 부분이므로, 꼭 필요한 부분이다. 따라서 감광액이 제거된 부분은 부식액을 이용해 산화막을 벗겨내어 회로를 형성하는 것이다.

이렇게 원하는 반도체 집적회로 패턴을 형성하는 과정이 여러 번 반복된다.

식각공정



출처 : 삼성반도체이야기, RFS Research Team 2

증착&이온주입 공정

웨이퍼 위에는 수많은 회로가 층층이 쌓이게 되는데('포토공정+식각공정'이 여러 번 반복됨.) 각 층을 쌓을 때 입히는 것이 박막이다. 박막을 입히는 것을 증착공정이라고 하며, 증착공정을 통해서 형성된 박막은 회로들 간 전기적 신호를 연결해주는 금속막(전도)층과 내부 연결 층을 전기적으로 분리하거나 오염원으로부터 차단해주는 절연막층으로 구분된다.

웨이퍼는 실리콘으로 만들어 진 하나의 원판이기 때문에 전기적 성질을 갖고 있지 않다. 따라서 전기적 성질을 가지게 하는 공정이 필요한데 그것이 이온주입공정이다. 이온을 미세한 가스입자로 만들어 원하는 깊이만큼 웨이퍼 전면에 균일하게 넣어주면 전기가 통하는 도체와, 통하지 않는 부도체의 성질을 모두 가진 반도체가 된다.

금속배선 공정

웨이퍼 위에 생성된 수많은 회로가 동작하기 위해서는 외부에서 전기적 신호가 가해져야 하며, 전기적 신호가 잘 전달되도록 반도체 회로 패턴에 따라 금속선을 연결하는 작업을 금속 배선 공정이라고 한다.

금속 배선은 증착을 통해 이루어진다. 금속을 진공 챔버에 넣고 낮은 압력에서 끓이거나 전기적 충격을 주면 금속이 증기 상태가 되는데, 이 때 웨이퍼를 진공 챔버에 넣으면 얇은 금속막이 형성된다.

EDS 공정

앞의 단계들을 거쳐 제조된 반도체 칩이 원하는 품질 수준에 도달했는지를 확인하는 EDS 공정을 거친다. 이 공정의 목적은 1) 웨이퍼 상태 반도체 칩의 양품/불량품 선별, 2) 불량 칩 중 수선 가능한 칩의 양품화, 3) FAB 공정 또는 설계에서 발견된 문제점의 수정, 4) 불량 칩을 미리 선별해 이후 진행되는 패키징공정 및 테스트 작업의 효율 향상이다.

EDS 공정은 반도체의 수율을 높이기 위해서 반드시 필요한 공정이다. 수율은 웨이퍼 한 장에 설계된 최대 칩 개수 대비 생산된 양품칩의 개수를 백분율로 계산한 것이다. 단 1%의 수율 차이로도 수백~수천억의 이익이 차이가 있을 수 있으므로 반도체 생산에서 수율은 아주 중요한 의미를 지닌다.

패키징 공정

패키징 공정은 집적회로와 전자기기를 연결하고 고온, 고습, 화학약품, 충격 등의 외부환경으로부터 회로를 보호하기 위해 거치는 공정이다.

먼저 웨이퍼에 배열된 수많은 칩들을 스크라이브 라인을 따라 절단한다. 절단된 칩들은 리드프레임 또는 PCB 위에 옮겨지는데 리드프레임은 반도체 칩과 외부 회로 간 전기 신호를 전달하고, 외부 환경으로부터 보호해주는 골격 역할을 한다. 다음으로는 반도체의 전기적 특성을 위해 기판 위에 올려진 반도체 칩의 접점과 기판의 접점을 금선을 사용하여 연결하는 금선연결 과정을 거친다. 그리고 열, 습기 등의 물리적 환경으로부터 반도체 집적회로를 보호하고, 원하는 형태의 패키지로 만들기 위한 성형 공정을 거치면 우리가 흔히 보는 반도체가 만들어지는 것이다.

Ⅱ-1-2. 공정 별 수혜주

공정	기업	사업 내용
웨이퍼 공정	OCI	반도체 웨이퍼에 사용되는 11-Nine 급 폴리 실리콘 생산
	케이씨텍	웨이퍼를 평탄하게 연마하는 반도체 공정에 사용되는 장비, 오염 물질이 반도체 제품의 수율과 신뢰성을 떨어뜨리는 것을 방지하기 위한 세정 장치 생산
	티씨케이	실리콘 웨이퍼 생산을 위한 Crystal grower 장비부품, CVD Sic Components 생산
산화 공정	유진테크	반도체 박막을 형성하는 전공정 프로세스 장비를 개발, 생산
	테스	PECVD(화학기상증착)방식으로 산화막을 입히는 공정에서 사용되는 장비 생산
포토 공정	이엔에프테크놀로지	신너(기판의 가장자리나 불필요한 포토레지스트를 제거하는 재료), 박리액(포토리제스트를 용해해서 제거하는 용도), 식각액(습식식각 공정에서 사용), 현상액(자외선에 노출된 포토레지스트의 영역을 선택적 용해 위한 재료) 등 생산.
	동진쎄미캠	감광액(포토레지스트) 생산
	에스엔에스텍	노광 공정의 핵심 재료인 포토 마스크의 원재료로서 패턴이 노광되기 전 마스크인 블랭크 마스크 제조 및 판매.
	SKC	블랭크 마스크 생산
식각 공정	피에스케이	식각공정 이후 남아 있는 포토레지스트를 벗겨내는 공정에 사용되는 PR 스트립 장비 생산(시장 점유율 세계 1 위)
	솔브레인	식각액, 세정액, CMP Slurry(절연막과 금속막을 평탄화) 등 제조 공정에 피요한 화학 재료 공급.
증착&이온주입 공정	테스	Single LPCVD(저압 화학 기상 증착장치) 생산
	원익 IPS	GEMINI HZ, HYETA, NOA CVD 등 박막 증착을 위한 장비 생산
	SK 머티리얼즈	증착 과정에 필요한 가스 생산
	원익머티리얼즈	반도체 산업에 사용되는 특수 가스 생산
금속배선 공정	엠케이전자	리드와 실리콘 칩을 연결하여 전기적 신호를 전달하는 Boning Wire 생산
EDS 공정	티에스이	반도체 검사장비 생산(iTIS board, tester 등 취급)
	마이크로프렌드	다양한 Probe Card 생산
패키지 공정	한미반도체	반도체 제조용 장비와 레이저 장비(Laser Marking/Cutting/Abiation/Drilling) 등을 개발해 공급.
	마이크로컨텍솔	반도체 검사용 소모품인 IC 소켓 생산
	혜성디에스	반도체 패키지 소형화기술(Routable-QFN) 보유

Ⅱ-2. 파운드리 산업의 성장성


시스템 반도체의 성장은 곧 파운드리의 성장

4차 산업혁명 시대가 도래하면서 인공지능(AI), 사물인터넷(IoT), 자율주행차, 지능형로봇 등의 차세대 산업이 각광받고 있다. 사물인터넷, 자율주행차, 지능형 로봇 등은 모두 데이터를 연산하는 시스템 반도체 없이는 작동할 수 없다. 특히 이러한 시스템 반도체들은 향후 인공지능(AI)를 중심으로 재편될 가능성이 높다. 대표적으로 AMD와 NVIDIA는 향후 AI 관련 반도체 개발을 본격화하기 위해 각각 XILINX와 ARM을 인수하는 행보를 보인 것으로 분석된다.

물론 아직까지 'AI 반도체'라 불리는 제품은 존재하지 않는다. 지금까지 AI 기능의 핵심은 연산과 추론으로서, 대규모 데이터를 기반으로 확률을 분석하고 이를 통해 답을 찾아가는 과정을 반복한다. 현재 TESLA의 자율주행이나 스마트폰의 문자인식과 같인 기능 등과 같은 AI 기능은 주로 GPU가 연산기능을 담당하고 있다. 또한 현재 AI 연산을 처리하는 대부분의 슈퍼컴퓨터도 CPU와 GPU의 조합으로 딥러닝 과정을 수행한다. 이세돌과 바둑 대결을 했던 GOOGLE의 알파고도 AI 연산을 위해 CPU 1202개와 GPU 176개를 조합한 것으로 알려졌다. 그러나 문제는 이와 같은 과정에서 전력 소모가 너무 크다는 점이다. 황철성 서울대 교수에 따르면 현재 AI를 위해선 D램의 데이터를 GPU에서 연산하고 다시 D램에 저장해야 하는 과정을 거쳐야 하는데, 이 과정은 복잡하고 전력소모가 너무 크다. 예를 들어 Tesla의 경우 자율주행 모드로 운행하면 주행거리가 절반으로 줄어든다.

따라서 AI기능을 사물인터넷, 자율주행차, 로봇 등 다양한 차세대 산업에 적용하기 위해서는 관련 반도체의 크기는 작아져야 하고 적은 전력으로도 연산이 가능해야 한다. 이에 따라 등장한 새로운 반도체가 바로 NPU(Neural Processing Unit)이다. NPU는 병렬로 작동하는 인간의 뇌를 모방해 기억과 대규모 연산을 동시에 진행하 수 있도록 한 뉴로모픽 기술이 적용되었다. NPU는 기존 CPU나 GPU보다 전력 소모는 적고 AI연산 능력은 대폭 강화되었다.


AI 관련 반도체 및 NPU 시장 전망(단위 : 억달러)



출처: Gartner, RFS Research Team 2

앞으로 AI 반도체 및 NPU를 포함한 시스템 반도체의 성장성은 매우 높다. 자율주행 등 다양한 차세대 산업 분야에서 AI 반도체를 필요로 하게 될 예정이다. 그런데 똑똑한 시스템 반도체를 구상해내는 것이 팹리스의 역할이라면, 결국에 초미세공정을 통해 만들어내는 것은 파운드리의 역할이다. 결국 4차 산업혁명 관련 반도체 수요의 증가는 파운드리 산업의 성장으로 이어지는 것이다. 뿐만 아니라 지금까지 만들어진 반도체만 하더라도 8000여종이 넘는다. 우리가 사용하는 모든 전자기기에는 반도체가 꼭 필요하다. 결국 반도체 생산을 맡는 글로벌 파운드리 시장은 계속 성장할 수 밖에 없는 시장이다.

글로벌 파운드리 시장 (단위 : 조원)



출처: Omnia, RFS Research Team 2


Ⅲ. TSMC vs 삼성전자 : 파운드리 산업에서의 승자는?

Ⅲ-1. 파운드리 산업

TOP2 기업과 와 그 외 기업의 구도

2014년까지만 해도 세계의 파운드리 시장 점유율은 굳어 있지 않았다. 하지만 7nm 공정, 즉 미세공정이 경쟁력이 되는 순간부터 AMD, Intel은 물론 사실상 SMIC와 UMC도 미세공정 양산 투자 포기하면서 현재 파운드리 산업은 TSMC와 삼성, 두 기업의 경쟁으로 굳어지는 상황이다. 2020년 9월 기준 파운드리 시장의 점유율은 다음과 같다.

파운드리 시장 점유율 현황(%)



출처 : TrendForce, RFS Research Team 2

GF(Global Foundry)는 IDM회사였던 AMD의 실리콘 웨이퍼 제조 부문을 분리 매각해 2009년 3월에 설립된 미국 반도체 위탁 생산사로 AMD와 수요공급 협약을 맺었지만 기술 개발 부족으로 AMD가 위약금을 물고 TSMC와 계약하게 되며 수주 물량이 줄어들었고 현재 10nm이전 공정에만 집중하겠다고 선언한 상태이다.

UMC(United Microelectronics Corporation)는 대만 반도체 회사로서 처음으로 뉴욕거래소에 상장된 대만의 첫 IDM회사이지만 미세공정에서 손을 떼고 카메라 센서와 같은 아날로그 쪽을 주력으로 삼은 상태이며, 메모리 반도체 부분에서 다수의 소송이 있는 상태이다.


SMIC(Semiconductor Manufacturing International Corporation)는 중국의 1위 파운드리 업체로 아직 큰 점유율은 아니지만 중국의 자국 기업 지원에 힘입어 성장하고 있지만 기술 개발이 더디며 미국의 제재로 인해 당분간의 점유율 확대는 어려울 것으로 보인다.

Ⅲ-2. TSMC, 파운드리의 대부

3-2-1. 고객사와 경쟁하지 않는다


TSMC(Taiwan Semiconductor Manufacturing Company)는 1987년 대만에서 설립된 반도체 설계도를 받아 위탁 생산하는 기업으로 주가, 매출액, 영업이익 모두 꾸준한 증가 추세에 있다. 설립 당시에는 대만 행정원 소속의 산업기술연구회에서 전액 출자한 국가출자 기업이었으나 1992년 민영화되는 과정에서 현재는 지분의 6.68%를 대만 행정원 국가발전기금이 보유하고 있다. 2017년 하반기를 기준으로 TSMC는 약 200조 원 전후로 한국에서 주로 비교 상대가 되는 삼성전자보다 시가총액이 낮은 기업이었지만 격차를 점점 좁혀가면서 2020년 7월 현재 삼성전자를 추월하는 데에 결국 성공하여 현재 시가총액 약 460조로 세계에서 가장 큰 파운드리 중심 비즈니스 모델 기업이 되었다.

TSMC 1년 주가 추이



출처 : Yahoo Finance, RFS Research Team 2


TSMC 매출액 및 영업이익 추이 (억달러, %)



출처 : TSMC, RFS Research Team 2

이렇게 TSMC 가 성장하게 될 수 있었던 데에는 신뢰도 형성과 과감한 투자가 있었다. 반도체를 설계하여 대기업에 위탁 생산을 의뢰한 소규모 엄체들은 반도체 대기업의 기술 빼내기에 당하거나 기술 이전을 강요 받는 경우가 많았던 이전에 TSMC 는 **"고객과는 경쟁하지 않는다"**는 슬로건으로 기업의 크기에 상관없이 원하는 설계도대로 반도체를 만들어서 제공하고, 기술을 달라는 요구도 절대로 하지 않아 파운드리 산업이 활성화 되기 초반 대기업인 **Nvidia, Broadcom, Qualcum** 등의 신뢰를 얻었고 이에 맞게 과감한 규모의 투자로 미세공정 수주 소화의 흐름이 끊기지 않은 것도 결정적이다. 초반 파운드리 산업에서 **TSMC** 와 어깨를 나란히 하던 **Intel** 은 투자 축소로 인한 미세공정화 실패와 7nm 반도체 수주 소화 지연으로 TSMC 에게 대규모 6nm 공정으로 발주를 맡겼고, 이를 발판으로 삼아 TSMC 는 더욱 더 큰 성장을 이루었다. 또한 새로운 강자로 등장한 삼성전자는 30 년 이상을 위탁 생산만 한 TSMC 와 달리 반도체 설계와 생산을 모두 하는 종합반도체기업(IDM)이라는 점에서 점유율 확장에 한계를 보인다.

TSMC Logic Technology 반도체 제조 연혁



출처 : TSMC, RFS Research Team 2


3-2-2. 아직은 굳건한 점유율 1위의 TSMC

TrendForce 에 따르면 2020 년 3 분기 기준 파운드리 시장의 53.9%를 점유했으며 올 3 분기 말 기준 글로벌 5nm 공정에서 TSMC 의 점유율이 80%에 이를 것으로 추산했다. 삼성전자가 내년 1 분기부터 5nm 양산을 늘리면서 내년 말에는 TSMC 가 60%,

삼성이 40% 정도를 점유할 것으로 내다보았지만 이와 관련하여 TSMC 는 2022 년 양산을 목표로 3nm 공정 개발에 박차를 가하고 있으며 지난 8 월 2nm 공장 건설 계획도 발표하여 점유율의 변동은 쉽게 일어나지 않을 것이다.

TSMC 는 삼성전자보다 1 년 앞선 2018 년 상반기부터 7nm 양산 기술을 갖추며 시장을 주도했다. Apple 외에도 Qualcum, Hisilicon(Huawei), Nvidia, AMD, Xilinx 등 대형 고객사들과 계약이 이어지며 지난 해까지 파운드리 시장에서 압도적인 1 위를 차지했다. 반도체 생산 전문 TSMC 는 고객과는 경쟁하지 않는다는 슬로건과 함께 생산 전반적인 솔루션을 제공한다는 데에 강점이 있다. 반도체 생산의 전공정부터 후공정까지 투자를 한 TSMC 는 반도체 공정 전반을 담당하여 고객사 입장에선 편리하다.

TSMC 의 technology, platform 매출비중



출처 : TSMC, RFS Research Team 2

지난 10 월 15 일 3 분기 실적 발표 보고서에 따르면 TSMC 는 수요 증가의 원인으로 5G 스마트폰(QoQ+12%)과 고 HPC(high performance computing)(QoQ+25%), IoT(QoQ+24%) 관련 애플리케이션을 들었고 16nm 이하 '선단공정'의 매출 비중은 약 61%를 기록하여 그 중 가장 최신 nm 기술인 5nm 은 약 8%를 차지했다. 이는 7nm 매출을 발표한 지 불과 2 년 만에 기록된 것으로, 앞으로의 nm 전환이 빠르게 이루어질 것이라는 걸 예상하게 한다.

HPC 의 주 고객은 AMD 및 Nvidia 이다. (AMD 는 게임 콘솔에 들어가는 GPU 및 CUP 공급처이며 PC 의 CPU 공급처이다.) IoT 관련은 애플 워치 및 마벨 등이 고객이며 반도체 자체 생산을 선언한 Apple 과 7nm 이하 고사양 제품 출시가 지연되고 있는 Intel 물량까지 수주한 것으로 전해졌다. 그 결과 가동률이 100%에 근접했고, 12nm, 16nm 공정 등도 아직까지 높은 가동률을 유지하고 있고 지난 고정고객이었던 Huawei(9 월 15 일 이후부터 납품 중지)의 빈자리를 Mediatek 과 Apple 이 메워 큰 타격이 없었다.

TSMC 의 수주 현황 (확정)

Apple	아이폰12에 5nm 공정 생산 반도체 공급한 것에 이어 내년 발표하는 모바일용 애플리케이션프로세서(AP) 'A13'의 공급업체로 선정
Qualcum	차세대 5G 모뎀칩 X60 생산 계약 수주 (삼성과 동일)
Nvidia	PC용 그래픽처리장치(GPU) RTX 30 시리즈 (기존 삼성에서 전환)
AMD	라이젠 5000, 3000 시리즈에 이어 젠4 아키텍처를 적용한 차세대 CPU 생산 계약 수주
Xilinx	ACAP (적응형 컴퓨팅 가속솨 플랫폼) Versal 시리즈
MediaTek	MT1892 7nm 공정으로 생산
Intel	GPU, 18만장 규모의 웨이퍼 생산 6nm 공정으로 위탁 수주
Tesla/Broadcom	HPC칩 HW4.0을 7nm 공정으로 생산, 초기 생산규모는 웨이퍼 2000장 수준 (기존 삼성전자에서 전환)
NXP	차세대 SoC 플랫폼에 TSMC의 5nm 공정 적용 발표

출처 : 언론보도 및 기업발표, RFS Research Team 2

3-2-3. 한 번 1위는 영원한 1위, 왕관을 넘겨 줄 수 없다

CAPA확대 : 만찬에 숟가락이 없으면 안되지!

TSMC 는 현재 7nm 공정을 이을 5nm 공정(N5)에 대해 EUV 기술 사용, 동일 전력에서 약 15%의 성능 개선, 동일 성능시 약 30%의 전력 개선이 기대된다는 사실을 밝히며, 7nm 에 비해 더 빠르게 고수율 달성이 가능할 것이란 내용을 알려왔다. 또한 고성능 어플리케이션을 위한 N5P 노드는 2021 년 진입할 계획으로, N5 노드에 비해 5% 이상의 성능 개선 또는 10%의 전력 감소가 기대된다.

또한 네 번째 기가팹이자 첫 번째 5nm 팹인 Fab 18 에서 2020 년 2 분기 양산을 시작해 1 년에 약 12 인치 웨이퍼 약 1 백만개 상당의 칩을 생산할 것으로 예상 중이다. N4 공정과 관련해서는 2021 년 4 분기 위험 생산(risk production)을 시작해 2022 년 양산(high volume manufacturing)을 준비 중임을 알렸다. TSMC 는 120 억 달러를 들여 미국 아리조나주에 월 20,000 장의 웨이퍼를 소화해낼 수 있는 공장 건설에 착수한다. 아리조나주 피닉스에 따르면 피닉스시는 도로, 하수구 및 기타 기반시설을 개발하기 위해 2 억 달러(약 2,220 억원) 지원을 합의했고 이는 트럼프 행정부가 강력히 희망해 유치를 성사시킨 것으로 알려져 있다. TSMC 의 해외 최초 첨단 공장으로, Intel 의 본고지인 아리조나주에 건설한다는 것이 앞으로의 수주 소화를 확대시킬 것으로 보인다. 3nm 공정은 여전히 핀팻 아키텍처가 사용되지만, 이후 미세 공정 개발을 위한 플랜도 공개했다.

또한 중국 난징 공장에 12 인치 팹을 추가 건설할 계획이다. TSMC 난징 신규 팹은 12·16nm(nm·10 억분의 1 미터) 핀펫(FinFET) 공정으로 추정된다. 이번 투자로 난징 팹 생산량은 웨이퍼(반도체 원판) 기준 월 2 만장에 달하게 될 것으로 보이는데, 난징의 신규 팹이 10nm 이하 초미세공정은 아니더라도 여전히 시스템 반도체의 대다수는 구세대 공정에서 만들어지기에 점유율 굳히기에 영향을 준다.

내년 5 나노플러스 버전을 추가하는 TSMC 는 같은 해 4nm 파일럿 라인을 가동하고, 이듬해인 2022 년에 4nm 양산 체제에 돌입할 계획이다. 3nm 제품도 현재 대만에 공장 건설이 진행되고 있고, 2022 년 하반기 양산 예정이며 현존하는 기술력의 극한으로 여겨지는 2nm 도 2024 년 양산을 목표로 대만 신주 과학 공원 TSMC 본사 근처에 2nm R&D 센터와 해당 노드 제조 시설 건설을 위해 20 조를 투자한다. 세부 내용은 아직 확정되지 않았지만, 3nm 를 뛰어넘는 미세공정 개발을 위해 TSMC 는 나노시트와 나노와이어, 2D 트랜지스터, 카본 나노튜브, 신소재 개발 들을 고려 중이며, 0.46V 로 동작하는 32Mb 나노시트 SRAM 을 시연했다.

패키징 역시 1위 안 뺏기징

TSMC 는 고급 노드는 물론 고급 패키징 기술 추진을 가속화하기 위해 **SoIC (Small Outline Integrated Circuit)[1], CoWoS (Chip-on-Wafer-on-Substrate)[2]** 및 **WoW (Wafer-on-Wafer)** 가 포함된 명확한 계획을 발표했다. 이러한 기술은 모두 2.5D 지만 회사에서 "3D 패브릭"으로 분류하며 이러한 기술은 2021 년 하반기부터 "ZhuNan"과 "NanKe" 시설에서 양산될 예정이며 이러한 기술들은 반도체 간 거리를 가깝게 하여 실장 면적이 줄고, 칩 사이 연결이 빨라질 수 있도록 만은 양의 배선을 설치할 수 있어 기존 공정 속도를 2.7 배 향상 시킬 수 있다.

또한 InFO(Integrated Fan Out) 기술 향상에도 박차를 가하는데, 경쟁 파운드리 기업인 삼성은 X-cube라는 자체 3D 패키징 기술을 보유하고 있지만 새로운 기술의 높은 비용으로 인해 TSMC보다 훨씬 느리게 고객을 유치하고 있고, 2016년 TSMC가 **InFO(Integrated Fan Out)** 기술을 선점하며 삼성전자와 양분하고 있던 Apple의 모바일 AP 위탁생산 물량을 독점하게 됐다. 삼성전자가 TSMC와의 격차를 줄이려면 늦어도 2021년에는 InFO 기술을 적용해 모바일AP를 양산해야 하며 이를 위해 올해까지 1조원에 달하는 대규모 투자를 단행해야 한다는 분석이 많으며 글로벌 리서치기관 Yole 리포트에 따르면 팬아웃패키지 시장은 19년 1조7000억원에서 2024년까지 3조원 규모로 연평균 9.7% 성장할 전망이다. InFo 기술에 대한 수요는 크게 늘었지만, 대응 가능한 파운드리나 OSAT(Outsourced Semiconductor Assembly and Test) 업체들은 많지 않은 상황이기에 TSMC의 패키징에 대한 투자는 지속될 것으로 보인다.

이에 이어 TSMC는 이르면 2022년 구글과 3D 기술을 사용한 반도체를 양산할 것이라고 밝혔으며 AMD 역시 3D 반도체 도입을 추진하고 있다고 밝혔다. TSMC는 매년 EUV 노광장비 대거 확보하며 파운드리 1위 수성에 총력을 기울이는 중이다. ASML 사업보고서에 따르면 2018년 22.6%에서 지난해 39.7%로 판매 비중이 증가했으며 내년까지 EUV 노광장비 50대를 더 구매한다.

TSMC 의 기술 투자 계획

프로젝트명	설명	예상 년도
3nm logic technology platform and applications	SoC를 위한 6번째 3D CMOS기술 플랫폼	**2021**
Beyond-3nm logic technology platform and applications	SoC를 위한 차후 3D CMOS기술 플랫폼	**2023**
3D IC	SiP를 위한 비용 절감 효과가 있는 3D 기술	**2018-2021**
Next-generation lithography	무어의 법칙 실현을 위한 EUV lithography와 패터닝 기술	**2018-2021**

출처 : TSMC, RFS Research Team 2

TSMC 의 수주 기대

Apple	2021년 아이폰의 A15 칩에 5nm 공정 생산 반도체 공급 2022년 A16칩은 4nm 공정 기반 제조 가능성 농후
Mediatek	MT8195 6nm 공정 반도체 생산 계획
Intel	자사의 PC, 서버용 CPU에 5nm, 3nm 공정 생산 위탁 가능성 농후

출처 : TSMC

[1] SoIC : SoC(시스템온칩)을 구성하는 여러 회로 블록을 모으는 것

[2] CoWos : 완성된 다이에 PCB(인쇄회로기판)을 한 번에 올리는 방법

Ⅲ-3. 삼성전자, 시스템 반도체 시장 공략

3-3-0. 삼성전자


동사는 1969년 1월에 설립된 회사로 제품의 특성에 따라 CE(Consumer Electronics), IM(Information technology & Mobile communications), DS(Device Solutions) 3개의 부문과 전장부품사업 등을 영위하는 Harman 부문(Harman International Industries, Inc. 및 그 종속기업)으로 나누어 독립 경영을 하고 있다. CE 부문에서는 주로 가전제품을 IM 부문에서는 휴대용 기기를 제조, 판매하고 있다. DS 부분은 다시 반도체 부문과 DP 부문으로 나뉜다. 앞서 보았듯 반도체 부문은 메모리 반도체와 시스템 반도체 나뉘어지며 최근 파운드리도 시스템 반도체 영역으로 편입되었다. DP는 디스플레이를 뜻한다. Harman은 오디오 부문을 담당한다.

3-3-1. 메모리 반도체

삼성전자는 메모리 반도체 중 DRAM 부문에서 세계시장점유율 약 50%를 차지하고 있다. 메모리 반도체는 수요 변화에 민감하게 변화한다는 특징이 있다. 메모리 반도체 싸이클의 영향을 받는다는 뜻이다. 공장 가동률이 중요한 반도체 산업의 특성 상 불황 국면에 접어들 때마다 메모리 반도체에서의 치킨 게임이 불가피했다. 삼성은 80년대 대 일본과의 치킨 게임, 2000년 후반의 대 대만과의 치킨 게임에서 승리하였고 메모리 반도체 시장 점유율을 확보하게 되었다. 2013년, 2017년에는 스마트폰 수요 증가와 데이터 서버 수요 증가로 인해 호황 국면을 맞았다. 18년 이후 데이터 서버사의 메모리 반도체 수요 감소로 불황 국면에 접어들었고, 20년에는 불황이 더욱 심화될 것으로 예상되었으나 COVID-19의 영향으로 전자기기 수요가 증가해 영업이익 면에서 선방하고 있다.

삼성전자는 메모리 반도체 분야 1등 기업이다. 시장조사 업체 옴디아에 따르면 20년 2분기 기준 삼성의 DRAM과 낸드플래시 점유율은 각각 42.1%, 33.8%로 전부 1등이다. 삼성은 메모리 반도체 부문에서 압도적 1등 전략 즉, '초격차' 전략을 유지해오고 있다. 실제로 삼성은 최초로 EUV 공정을 DRAM 양산에 적용하였다. ASML 사의 EUV 장비를 삼성과 TSMC사가 나눠가지는 양상을 보이기에 향후 경쟁사들 간 기술 격차는 심화될 전망이다. 삼성은 낸드플래시 부문에서도 뛰어난 기술적 우위를 보이고 있다. 반도체 위로 층을 쌓는 형식의 V낸드 기술을 최초로 선보였으며, 128단 낸드플래시도 '싱글스택'으로는 최초로 양산에 성공했다. 최근, 마이크론사가 176단 낸드플래쉬 양산에 성공했지만 88단을 두번 쌓아 올리는 '더블스택'을 이용했기에 기술혁신이라 보기는 어렵다는 것이 관련 전문가들의 공통적인 의견이다.

삼성전자 주요 메모리 반도체 영업이익 (십억 원)



출처: 삼성전자, 하나금융투자, RFS Research Team 2


3-3-2. 시스템 반도체

삼성전자는 메모리 반도체와는 달리 시스템 반도체 분야에서는 월등한 우위를 보이지 못한다. 반도체 전체 시장에서 시스템 반도체가 차지하는 비중이 70%라는 점을 고려했을 때, 시스템 반도체 시장 공략은 삼성의 당면 과제이다.

삼성전자의 시스템 반도체 부문은 시스템 LSI와 파운드리로 나뉘어진다. LSI에서는 SoC칩, CIS, PMIC, DDI 등을 설계한다. 2016년까지는 파운드리가 시스템 LSI 내부에 있었으나, 2017년 LSI 사업부에서 파운드리 사업부를 분리했다. 타 경쟁사의 기술 유출 우려를 불식시키기 위한 조치이다. 삼성이 파운드리 사업에 얼마나 공을 들이는지 알 수 있는 대목이다.

20년 3분기에는 모바일 부품 수요 회복과 파운드리 주요 고객사에 대한 HPC(High Performance Computing)용 칩의 수주확대로 파운드리 사업의 실적이 개선 되었다. 시스템 LSI는 이후 5G SoC와 CIS, DDI 시장에 차별화 전략을 앞세워 대응하고, 파운드리는 HPC등 응용처 다변화를 통해 성장을 가속화할 전망이다.

삼성전자 시스템 반도체 영업이익 (십억 원)



출처: 삼성전자, 하나금융튜자, RFS Research Team 2

삼성전자 시스템 LSI에서는 엑시노스의 지속적인 성장이 고무적이다. 삼성전자는 지난해 비보 X30에 엑시노스980을 탑재한 것을 시작으로 비보와의 협력관계를 확대하고 있다. 단순히 칩만 공급하는 것이 아니라 엑시노스980을 개발하는데도 두 회사가 힘을 합친 것으로 알려졌다. 올해는 샤오미(Mi10e)에도 엑시노스990 공급을 시작한 것으로 전해졌다. 샤오미 스마트폰에 칩을 공급한 것은 이번이 처음이다. 최근에는 5nm 공정으로 제작한 엑시노스 1080을 출시하면서 중화권 시장 공략에 나서고 있다. 중국에 대한 미국 부품 수출이 금지되며 틈새시장을 노리는 것이다. 또한, 내년 출시되는 갤럭시S21에 탑재되는 엑시노스2100의 개발도 가속화 되고 있다. 엑시노스는 당연히 삼성의 파운드리를 통해 생산이 되므로 엑시노스의 선전은 파운드리 입장에서도 반가운 소식이다.

LSI와 파운드리 중 파운드리에 더 주목해야 한다. 파운드리 시장은 제조 설비 건설에 천문학적인 비용이 들어가고, 최근 미세 공정 기술의 개발의 어려움으로 시장 진입이 쉽지 않다는 특징이 있다. 초 미세 공정에 필수적인 노광장치 EUV는 대당 1,500억에 달하는 장치이며, 7nm 급 공정 기술을 갖춘 회사는 전 세계 TSMC와 삼성전자 뿐이다. 그 결과 삼성전자는 20년 3분기 파운드리 시장 점유율 17.4%를 기록했다. 경쟁사인 TSMC는 53.9%를 기록했다.

4차 산업혁명 시대를 맞아 다양한 분야에 비메모리 반도체가 사용된다. 이에 관련한 팹리스 기업들 또한 그 경쟁이 심화되고 있다. 그들이 설계한 다양한 회로를 실제로 '잘' 구현해줄 파운드리의 중요성 역시 함께 부상하는 중이다. 최근 미국의 대 중국 제재로 Huawei 역시 큰 타격을 받고 있다. 그 결과 관련 기업들이 Huawei 사의 점유율을 가져오기 위한 공격적인 시장 선점 움직임이 돋보인다. 따라서, 파운드리 시장이 그 수혜를 받게 될 전망이다. 넘치는 수요에 비해 '잘' 만들어줄 파운드리는 적기 때문이다.

삼성전자는 시스템 반도체 부분에서 글로벌 1위 기업으로 도약하고자 하는 의지를 보였다. '반도체 비전 2030' 계획을 밝히며,

2030년까지 시스템 반도체 분야 연구개발 및 생산시설 확충을 위해 133조원을 투자할 것이라고 밝혔다. 그 뿐 아니라 국내 팹리스 기업과 디자인 하우스와의 협력을 통해 삼성을 중심으로 시스템 반도체 생태계를 형성해 나갈 계획임을 밝혔다.

R&D 분야에 73조 투자를 예고한 삼성은 40조원을 파운드리 사업에, 33조원을 시스템 LSI 사업에 투입할 계획임을 밝혔다.

반도체 비전 2030

구분	내용	영향
시스템 반도체 경쟁력 강화	설비, 연구 투자 및 생산 확대	R&D 분야 73조원 투자
		최첨단 생산 인프라 60조원 투자
		화성 EUV 라인 생산 확대
		RNRO 신규 생산라인 투자 지속
	고용창출	R&D 및 제조 전문인력 15,000명 채용
		42만 명 간접 고용 유발 효과
시스템 반도체 생태계 강화	중소 팹리스 기술경쟁력 지원	인터페이스 IP, 아날로그 IP, 시큐리티 IP 등
		설계자산 개방 및 지원
	중소 팹리스 생산 지원	반도체 위탁 생산 물량 기준 완화
		'멀티프로젝트웨이퍼(MPW)' 프로그램 확대 운영
		디자인하우스 업체와 외주협력 확대

출처: 삼성전자, RFS Research Team 2

삼성의 생산라인 증설

삼성전자가 발표한 투자 계획 중 인프라투자 대부분은 파운드리 분야에 집중된다. 시스템 반도체에 투자되는 133조원중 R&D 파트에 투입되는 33조원을 제외한 나머지 금액이 파운드리 부문에 투자될 전망이다. 파운드리 투자는 삼성의 EUV 생산라인 확보와 같은 생산설비 투자와 삼성 중심의 시스템 반도체 생태계 형성에 집중될 전망이다.

삼성전자는 지난해 화성 S3 라인에서 업계 최초로 EUV 기반 7nm 양산을 시작했고 이후 V1 라인을 통해 초 미세 공정 생산 규모를 확대해왔다. 또한, 평택에 EUV기반 파운드리 생산라인을 착공해 내년 하반기 생산을 목표로 하고 있다. 30조원의 투자가 예상되며 삼성의 6번째 파운드리 생산라인이 될 전망이다. 최근 삼성전자는 미국 오스틴에도 12조원을 들여 생산능력 70K 급 신공장을 건설을 확정했다. 이후, 파운드리에 대한 수요에 맞춰 EUV 수급에 문제만 없다면 평택에 생산라인 추가를 검토 중이다. 또한, 초 미세 공정의 핵심인 EUV 확보를 위해 이재용 삼성전자 부회장은 10월에 ASML을 직접 방문해 EUV 장비 수급에 박차를 가하는 모습을 보였다.

삼성 중심의 시스템 반도체 생태계 구성

시스템 반도체 생태계 형성에도 주목해야 한다. 파운드리 글로벌 1위 기업인 TSMC는 TSMC의 생태계를 구축해 파운드리 분야 압도적 1위를 달성했다. 생태계가 중요한 이유는 다음과 같다. 다양한 기능 반도체를 효율적으로 만들기 위해서는 설계 단계부터 제작, 패키징 단계까지 유기적으로 연결되어 있어야한다. 적정한 IP가 있어야 이를 바탕으로 설계에만 집중하여 효율적인 설계를 할 수 있다. 이런 설계를 제작에 적합하게 다시 조정하는 과정도 필요하다. 조정을 거친 설계를 제작하고 이를 효과적으로 패키징하는 것도 중요하다. 이는 각각 IP, 팹리스, 디자인하우스, 파운드리, 패키징 사에서 담당하는 것으로 쉽게 말해 상호 호환이 필수적이다. TSMC는 진작에 이러한 생태계 구축에 성공했다.

삼성전자는 정부의 정책 기조 아래 '시스템 반도에 2030' 을 발표하며 생태계 구축에 집중할 것을 밝혔다. 시스템반도체 경쟁력 강화를 위해서는 팹리스(반도체 설계기업) 업계의 적극적인 육성이 필요하다는 게 업계의 공통된 분석이다. 반도체 시장조사업체 IC인사이츠가 발표한 '2018년 팹리스 기업 순위'(매출 기준)에 따르면 상위 50개 기업 가운데 국내기업은 실리콘웍스가 유일하다. 관련업계 관계자는 "세계 반도체 시장에서 큰 영향력을 행사하는 Qualcum이나 Apple, Nvida 등이 대표적인 팹리스 기업이다"며 "삼성전자가 지난 24일 발표한 '반도체 비전 2030'에 팹리스 분야에 73조원을 투자키로 한 것도 이와 무관치 않다"고 설명했다.

다수의 전문가들에 따르면 삼성전자가 발표한 '반도체 비전 2030'에서 팹리스 지원 방안은 단연 돋보인다. 삼성전자는 인터페이스 설계자산(IP), 아날로그 IP, 시큐리티 IP 등을 팹리스에 개방하기로 했다. 쉽게 설명하면 삼성전자가 만들 수 있는 분야를 미리 기업에 알려주고 이를 반영해 제품을 설계하도록 유인한다는 뜻이다. 중소 팹리스 입장에서는 시행착오를 줄이는 한편 삼성전자와의 파트너쉽 구축이 쉬워진다.

구용서 단국대 교수는 "7nm, 5nm와 같은 미세공정 기술도 중요하지만 결국 파운드리의 경쟁력은 얼마나 많은 IP를 보유하고 있느냐에 달렸다"며 "이제 수요가 높은 자율주행이나 AI 분야에서 팹리스들이 많이 등장할 것이다"고 전망했다.

위탁생산물량 기준을 완화하기로 한 것도 주목할 만한 부분으로 꼽힌다. 중소형 팹리스는 Qualcum·Apple 등 메이저 업체와는 달리 다품종 소량생산 방식을 택하고 있다. 물량 기준을 넘기 힘든다는 단점이 있다. 하지만 이번 조치로 대만 파운드리 업체, DB하이텍 등에 물량을 맡겨왔던 국내 중소형 업체들은 선택의 폭이 넓어지게 됐다.

삼성은 2019년 SAFE 포럼을 개최하여 삼성의 '에코시스템'을 홍보했다. 자동화 설계 툴(EDA)과 설계 방법론(DM)을 제공하며, 삼성전자의 다양한 파운드리 설계 자산(IP, 라이브러리)에 대한 접근성을 높여, 고객 및 파트너사들에 프로그램을 제공한다. 삼성전자는 고객들이 파운드리 관련 공정 정보뿐만 아니라 파트너사들의 디자인 설계 정보와 전담 설계 인력을 SAFE 플랫폼을 통해 지원받을 수 있도록 생태계를 조성해 다양한 측면에서 고객 지원을 강화했다.

삼성전자 파운드리의 기술력

선단 공정에서는 TSMC와 양강 구도를 형성하여 경쟁 중으로, 2020년 4분기 중 5nm 신제품을 공급 시작할 예정이며 수율 조기 향상에 집중하고 있다. 5nm 공정은 이전 7nm 공정보다 칩의 사이즈를 줄이고 더 나은 전력효율과 성능을 보인다. 5nm 공정은 7nm 대비 면적을 25% 줄일 수 있으며, 전력 면에서 20%, 성능 면에서 10% 향상된 성능을 가능하게 한다. 5nm 공정은 현재 최고난도의 초 미세 공정이며 오직 삼성전자와 TSMC만이 기술력을 확보했다.

한편, 삼성전자는 미래 기술의 선도를 위한 4nm와 GAA 기술을 적용한 3nm 등 차세대 공정도 적기 개발 중이며, 대형 고객의 차기 제품 수주를 통해 사업 확대 기반을 마련하고자 한다. 일례로, 삼성전자는 오는 2022년까지 3nm(나노미터·1㎚는 10억분의 1m) 반도체 양산을 공식화했다. 3nm 공정을 통해 생산되는 반도체는 기존 7nm 공정 반도체의 절반의 크기를 갖는다. 성능과 전력효율은 7nm 공정 반도체 대비 각 35%, 50% 향상될 전망이다.

이러한 초 미세 공정의 개발에도 실제 반도체 산업은 여전히 이미 성능과 안정성이 보장된 레거시 공정이 상당 부분을 차지하는 중이다. 따라서, 삼성전자는 레거시 공정에서는 기존 모바일 중심의 사업구조에서 HPC, 컨슈머, 네트워크, 전장 등으로 고객 및 응용처 확대를 추진하고 CIS, DDI, PMIC 등 공정 포트폴리오를 다각화하고 있으며, 8인치 또한 고수익 제품 중심으로의 선택과 집중을 통해 수익성 개선에 주력할 계획임을 밝혔다.

초 미세 공정의 연장선, 패키징 경쟁

위에서 보았듯 삼성전자의 공격적인 투자로 인해 1위 기업인 TSMC와의 미세공정 기술격차는 많이 좁혀졌다. 이러한 초 미세 공정 기술 격차 해소에 따라 대만의 반도체 전문 시장 조사 기관 트렌드포스는 초 미세 공정에 한해 TSMC와 삼성 간의 격차가

2021년까지 6:4 비율로 줄어들 것이라 전망한다.

이에 패키징 기술 혁신의 중요성이 부상하는 중이다. 레거시 공정에서는 패키징 단계가 단순 포장의 의미가 강했지만, 초 미세 공정 단계에서는 좀 더 효율적인 전력관리, 성능을 가능하게 한다. 또한, 칩들을 집약 배치하여 공간의 효율적 사용을 가능하게 한다는 점에서 중요하다. 패키징이란 위에서 보았듯 생산된 반도체 칩들을 포장하여 기계에 적용될 수 있도록 조치를 취해주는 것으로 쉽게 사람의 뇌에 해당하는 반도체 칩과 사람의 손, 발에 해당하는 기기 간을 이어주는 신경의 역할을 한다. 초 미세 공정 기술 개발의 어려움, 초 미세 공정 개발에 따른 설계 수정에 들어가는 비용을 고려했을 때 최근의 패키징 기술은 기존의 공정으로도 더 효율적 생산과 기능을 가능하게 한다는 점에서 중요하다. 시장 조사기관 IBS에 따르면 반도체기업들이 10nm급 반도체를 설계하는 데 평균적으로 1억7400만 달러가 들었다. 7nm급은 3억 달러, 5nm급은 5억3천만 달러가 필요했다. 3nm급 공정에서는 반도체 설계에만 5억~15억 달러가 투입될 것으로 전망된다. 팹리스사 입장에서는 신 공정에 맞춰 새로운 설계를 만드는 것이 부담될 수 있다. 이러한 이유로 삼성전자와 TSMC의 패키징 기술혁신 경쟁이 치열하다. 실제로, TSMC사는 FOWLP 패키징 기술을 통해 과거 삼성과 나누어 생산하던 Apple의 AP를 2016년부터 독점 생산하게 되었다.

삼성전자는 기존 와이어 대신 TSV(실리콘관통전극)을 이용해 전력 효율을 높이는 X CUBE 기술을 이용하여 3D 패키징 기술 개발과 적용에 최초로 성공했다. 이전에는 중앙처리장치(CPU)·그래픽처리장치(GPU) 등의 역할을 하는 로직 부분과 임시기억공간인 캐시메모리 역할을 하는 SRAM(Static Random Access Memory) 부분을 하나의 칩에 평면으로 나란히 배치해 설계한다. 그러나, 해당 기술은 로직과 SRAM을 단독으로 설계, 생산해 위로 적층을 가능하게 한다. 이를 통해 전체 칩 면적을 줄이면서 고용량 메모리 솔루션을 장착할 수 있다.

또한, 삼성전자는 2019년 삼성전기의 PLP 사업부를 인수하면서 패키징 분야에서의 효율적인 생산을 위한 FOPLP 방식 도입에 열을 올리고 있다. FOWLP와 비슷한 방식으로 FOPLP역시 기판을 사용하지 않고, 팬 아웃을 이용해 더 많은 출력단자를 달아 전력 효율이 향상된다. FOWLP와 차이점은 원형 웨이퍼가 아닌 사각 웨이퍼를 사용하기에 생산성이 높아 원가 절감에 탁월하다는 장점이 있다. 삼성전자에 따르면, 지격 300nm 웨이퍼 기반 FOWLP보다 가로 400nm 패널 기반 FOPLP를 사용했을 때 생산성이 2.3배 향상될 것이라고 한다. 향후, 파운드리 부문 시장 점유율을 향상하기 위해서는 PLP 기술을 양산에 적용하는 것이 과제이다.

WLP와 PLP 비교



출처: 삼성전자, 키움증권, RFS Research Team 2

3-3-3. 수주현황

삼성전자의 수주 현황 (확정)

삼성전자	삼성 LSI의 AP 엑시녹스1080, 5nm 공정 적용
Qualcum	차세대 5G 모뎀칩 X60 스냅드래곤 4 스냅드래곤 750G, 8nm 차세대 AP 스냅드래곤 875, 5nm 적용 예정 (전량 수주 1조원 규모)
Intel	차세대 서버용 CPU 'Power 10', 7nm 공정 적용 예정

출처 : 삼성전자, RFS Research Team 2

Apple은 최근 PC용 프로세서 'M1'을 발표하며 자체 생산할 것임을 밝혔다. 5nm 공정을 통해 생산될 예정인 M1은 TSMC 기준 5nm 공정의 25%의 생산능력이 요구된다. 그러나, TSMC에는 이만한 여력이 없으므로 삼성전자에 수주될 가능성이 높다. 이처럼, 1위 TSMC의 생산능력 한계로 넘치는 수요를 삼성전자가 추후에도 가져올 전망이다. 또한, 주요 고객사에 대한 HPC(High Performance Computing)용의 수주가 확대됨을 통해 향후 삼성전자의 가능성을 가늠해볼 수 있다.

Ⅲ-4. 나노공정 경쟁


3-4-1. FET WAR

MOSFET의 구조

반도체는 쉽게 말하자면 원할 때는 전기가 통하고 원하지 않을 때는 전기를 차단하는 소자를 말한다. 이런 역할을 위해서는 도체와 부도체를 넘나들 수 있게 회로를 설계하여 소자를 구성해야한다. 가장 대표적인 소자는 트랜지스터이며 현대 반도체 산업에서는 그 중 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)이 핵심이라고 생각하면 된다.

FET WAR를 이해하기 위해서는 MOSFET의 4가지 단자 Gate, Source, Drain, Substrate의 상호작용을 이해해야한다. 게이트는 소스와 드레인 사이에 흐르는 전류를 조절하는 역할을 한다. 게이트에 낮은 전압을 인가했을때는 소스와 드레인 사이 전류가 차단되며, 높은 전압을 인가했을때는 전류가 흐르는 방식이다. 일종의 스위치다. 채널은 전류가 흐르는 영역으로, Gate에 일정 수준의 전압을 인가할 시 '소스'와 '드레인' 사이에 형성된다.

MOSFET 구조



출처 : SK hynix, RFS Research Team 2

미세공정화의 문제점, 누설 전류

FET WAR란 미세공정화를 통해 MOSFET의 구조를 가장 작게 만드려는 기업들간의 혈투다. MOSFET 구조를 작게 만드는 이유는 고성능, 저전력을 구현하기 위해서인데, 이렇게 트랜지스터 소자의 크기가 줄어들면 처리 속도가 빨라지고, 인가해야 하는 전압의 크기가 작아지기 때문에 고성능, 저전력의 구현이 가능해진다. 결론적으로 반도체 소자의 경박단소화를 이룸으로써 고성능, 고용량, 저전력이라는 장점을 얻게 되며, 웨이퍼의 수율 또한 좋아진다.


문제는 미세공정화가 전력 효율을 제고함과 동시에 누설 전류 문제를 초래한다는 것이다. MOSFET의 모든 수직, 수평 방향 크기가 축소되면서 당연히 소자를 구성하는 모든 부분의 물리적 크기가 감소하며 관련된 값들도 반감된다. 이때 문턱 전압이 감소할 경우, 인가해야하는 전압의 크기가 줄어 전력 효율이 상승하나 낮은 전압에서도 전류가 통할 수 있게 되면서 누설 전류가 생긴다. 또한 미세공정화로 게이트 크기가 작아지며 소스와 드레인 사이의 채널 영역을 적절히 눌러줘야하는 역할을 제대로 수행하지 못하여 물이 새는 것처럼 누설 전류가 발생하게 된다. 결론적으로 미세공정화는 전력 효율을 높이나, 동시에 누설 전류의 문제를 발생시킬 수 있는 양날의 검인 것이다.

누설 전류 문제를 해결하는 방안에는 두가지가 있다. 첫째는 Gate와 Channel 사이의 절연층 소재(유전체) 변경을 통해 게이트 크기 축소 문제를 해결하는 것이다. 게이트와 기판 사이에는 Insulator가 존재하여 전류를 더 효율적으로 전달하거나 차단할 수 있도록 돕는데 기존에는 $SiO2$ Insulator를 이용했으나, 소자 크기가 작아지면서 더 효율이 좋은 소재가 필요하게 된다. 이때 등장한 것이 High-K인데 High-K는 유전율이 높은 물질을 의미하며, 쉽게 말해 배선 간 전류 차단 능력이 뛰어나고 게이트 절연 특성이 좋다. 둘째는 FET 구조 변화를 통해 채널 길이의 감소 문제를 해결하는 것이다. 누설 전류를 막기 위해 채널의 길이를 길게 해줄 필요가 있었으나, 채널의 길이를 길게 할 경우 소자의 크기가 도로 커지게 되어 의미가 없다. 채널의 길이는 줄이면서 동일한 길이 내에서 소자의 효율을 높이는 방안을 고민해야했는데 채널과 게이트의 접합면을 확대하는 것이 해결책이 되었다.

새로운 FET 구조, FinFET의 등장


FET 구조는 2차원의 Planar 형태에서 3차원의 FinFET 구조로 진화하였다. 기존의 Planar 형태는 한쪽 면으로만 전류가 흐르나, FinFET에서는 앞, 뒤, 위쪽까지 3차원적으로 3개의 면을 통해 전류가 흐른다. 즉, 기존에는 Gate의 역할을 하는 면이 1개였다면, FinFET은 3개의 게이트(Tri-gate)가 존재하게 된 것이다. 이는 훨씬 많은 양의 전류가 흐르도록 하면서도, 전류 차단 시 더 효율적으로 전류를 제어할 수 있는 장점이 있다.

Planar FET과 3D FinFET의 구조 비교



출처 : Intel, RFS Research Team 2

FinFET의 Tri-gate 이해돕기




출처 : 알기 쉬운 반도체 소자 이론(서강대학교 최우영, 2017), RFS Research Team 2

삼성과 TSMC의 2파전, 낙오된 Intel

Intel은 2011년 22nm부터 3D Tri-gate 도입을 전격 발표하며 1세대 FinFET 적용에 앞장섰다. 반면 삼성과 TSMC는 14/16nm부터 FinFET을 도입하였다. 14nm까지는 Intel이 2세대 FinFET을 공개하며 선두의 지위를 유지하고, 삼성과 TSMC가 그 뒤를 맹추격하는 모습이었다. 그러나 10nm부터 Intel의 고전이 시작되었다. 2020년 3월, Intel이 10nm 공정의 수율이 22nm보다도 떨어진다며 사실상 '실패'를 선언한 것이다. 이어서 Intel은 2Q20 Conference Call에서 7nm 지연을 공식적으로 인정하였다. 당초 21년으로 예정됐던 Intel의 7nm는 최소 2022~2023년으로 지연되었고 10nm의 경우에도 3Q20까지 본격 양산이 지연되었다. 이로써 자사 제품을 자신의 Fab에서 만드는 IDM 모델을 고집한 Intel은 7nm 지연으로 인해 차세대 제품을 TSMC의 6nm 공정으로 대규모 발주를 넣었다. 향후 Intel의 외주 생산 체제로의 전환 여부는 알 수 없으나, 금번 지연 사태로 Intel은 Foundry 시장에의 재진입이 어려울 것으로 예상된다.

반면 삼성과 TSMC의 기술 경쟁은 지속되고 있다. 14nm까지만 해도 성능과 도입 시기 면에서 모두 TSMC를 앞질렀던 삼성은 10nm부터 성능 면에서 따라 잡히기 시작하였다. 결국 삼성전자 7nm부터 TSMC에게 공정 우위를 빼앗겼으며 5nm에서는 TSMC 대비 면적과 밀도 측면에서 30% 차이가 발생하게 된다. 그러나 삼성은 FinFET 대비 게이트와 채널 간 접점을 늘려 누설 전류 문제와 전력 효율 문제를 더욱 효율적으로 해결할 수 있는 GAA FET을 3nm부터 시도한다. TSMC 대비 구조 우위를 점유하게 되는 것이다. 삼성은 3nm GAA 공정에서 1세대를 Early(3nm GAE), 이후 성능과 전력이 개선된 2세대를 Plus(3nm GAP)라 지칭한다.


FET 구조의 발전



출처 : 삼성전자, 언론보도, RFS Research Team 2


이에 맞서 TSMC는 당초 FinFET으로 발표했던 기존의 2nm 로드맵을 GAAFET으로 전환하였다. 당초 2nm까지 FinFET을 유지하겠다 발표했으나, 최근 3nm 로드맵은 유지하되 2nm는 GAA 구조 전환을 선언한 것이다. TSMC는 대만 신주시(新竹市)에 2nm 공장을 건설할 계획이며, 공정 개발을 선점하기 위해 엔지니어 8천명을 투입하였다. 시장은 TSMC가 2022년 말까지 3nm 칩 양산에 돌입하고, 2023~2024년에 2nm 양산을 시작할 것으로 전망한다.

기업별 미세공정화 로드맵



출처 : SK 증권, RFS Research Team 2

미세공정화 단계별 Foundry 서비스 제공 가능 업체



출처 : 키움증권, RFS Research Team 2

Intel이 FinFET을 포기하고 GAA 전환하며 외주 생산 체제에 돌입한다면, Foundry Shortage는 더욱 심화될 것으로 예상되며 Super Cycle이 머지 않아 도래할 것이다. Intel이 자체 생산을 지속한다 하더라도, AI와 IoT, Edge Computing의 영향으로 High-end Foundry의 Super Cycle은 예정된 미래다.

3-4-2. EUV WAR

EUV 노광장비는 극자외선(EUV: Extra Ultra Violet)을 광원으로 사용하는 노광장비인데 극자외선은파장이 짧아 기존의 DUV(심자외선, 深紫外 線, Deep Ultra Violet) 노광장비보다 더욱 미세한 집적회로를 그려 넣을 때 유용하다. 이 때문에 EUV 노광장비는 파운드리 산업의 미세화공정에서 주목받고 있다. FET WAR와 마찬가지로 이 EUV 공정을 두고도 삼성과 TSMC의 경쟁이 매우 치열하다. 결과부터 말하자면 EUV WAR에서 삼성전자가 아직 TSMC를 따라잡지 못하고 있는 것이 현실이다. 삼성전자는 2030년까지 파운드리 분야에서 TSMC를 따라잡기 위해, 파운드리의 기존 거점인 화성이 아니라 메모리 거점인 평택에 EUV 전용 공장을 짓고 2025년까지 EUV 100대를 도입하는 것을 목표로 하고 있다. 그러나 그 계획은 현재 상황에 비추어 볼 때 쉽지는 않아 보인다.

현재 초미세공정 경쟁은 TSMC와 삼성전자의 양강으로 압축되었기에 EUV 발주처 또한 TSMC와 삼성전자가 거의 전부다. 그러나 세계에서 유일하게 EUV 장비를 만들 수 있는 ASML의 공급능력은 이들의 수요량을 따라가지 못한다. ASML의 EUV 생산량은 2016년 5대, 2017년 10대, 2018년 18대, 2019년 26대에 불과했고, 올해도 총 36대 출하가 한계인 상황이다. 반면 받아놓은 수주 대수는 점점 늘어나 올해 2분기 기준 56대에 달하고 있다. 더 심각한 것은 올해 ASML이 생산하는 36대의 EUV 대부분이 TSMC로 가는 것으로 추정된다는 것이다. 삼성전자가 확보한 EUV는 이 가운데 몇 대에 불과한 것으로 추정되며 올해 말 시점에서 각사의 EUV 누적 보유 대수는 TSMC가 60여대, 삼성전자는 10여대 정도로 추정된다. ASML의 EUV 제조 능력이 수요를 못따라가고있는 상황에서 이 격차는 쉽게 줄어들 것 같지는 않다. ASML이 지금까지 그래왔듯 앞으로도 삼성보다는 TSMC에 EUV를 우선 공급할 확률이 높기 때문이다. 그렇다면 ASML은 왜 TSMC에 우선 공급하는 것일까?

TSMC에서는 현재 EUV를 사용한 5nm 공정 생산이 순조롭게 진행되고 있고, Apple·AMD·Qualcum·Nvida 같은 전세계 탑클래스 기업으로부터의 수주량이 넘쳐나고 있다. 반면 삼성전자는 아직 트레이닝이 더 필요한 상황이다. 시장 점유율에서도 차이가 크다. 이번 3분기 예상 시장 점유율은 TSMC가 53.9%, 삼성이 17.4%다. 그렇기 때문에 ASML 입장에서는 당연히 더 '잘나가는 집'에서 더 달라는 부탁에 귀를 기울일 수밖에 없는 것이다. High-End 파운드리 제공 업체가 두개로 줄어들며 삼성의 MS가 더 커질 것으로 예상이 되더라도 TSMC가 앞으로 삼성보다 계속 더 잘할 것 같은 것이 사실이다. 그러니 오래오래 물건을 사줄 것 같은 물주가 원하는 것을 들어줄 수밖에 없는 것이다.

TSMC는 EUV를 매년 20~30대씩 도입, 2025년 말엔 200대 가까이 보유한다는 계획이다. 이에 맞서 삼성전자도 2030년까지 파운드리 분야에서 TSMC를 따라잡기 위해 2025년 말까지 100대의 EUV 도입을 목표로 내세웠다. 과연 삼성이 FET WAR에서 승기를 잡아 MS를 확대하며 EUV WAR에서도 성과를 낼 수 있을지 앞으로의 행보에 귀추가 주목된다.