
# SISTEMAS DIGITALES PROGRAMABLES

- Conocer la metodología de verificación lógica empleando Verilog basada en un Testbench estructurado.
- Aplicar las técnicas para generación de estímulos y comprobación de respuestas en un Testbench.

- Planificación de la Verificación
- Estructura del Testbench
- Verilog para Verificación
  - Generación de Estímulos
  - Comprobación de Respuestas
  - Ejemplos




### Testbench básico

### Testbench básico:

Sistemas Digitales Programables

- "Mesa de laboratorio" virtual en la que probaremos el funcionamiento del circuito
- Contiene:
  - Instancia del circuito a verificar (DUV)
  - Generación de señal de reloj
  - Generación de señales de entrada
  - Observación de las salidas puede ser visual
- No tiene entradas ni salidas



### Testbench básico

#### Sistemas Digitales Programables

```
Especifica escala temporal
`timescale 1ns/100ps
module tb_counter_with_divider (); -
                                                       → Ni entradas ni salidas
  localparam T=20;
  // DUV instance
                                                          Declaración de señales internas del testbench:
  reg CLK, RSTn;
  wire [3:0] COUNT;
                                                          entradas y salidas del DUV
  counter_with_divider duv (
     .CLK(CLK),
     .RSTn(RSTn),


    Instanciación del DUV

      .COUNT(COUNT)
  // clock generation
                                                          Generación de
  always
  begin
                                                          reloj cuadrado
     \#(T/2) CLK = \simCLK;
  // Test procedure
                                                          Generación de
  initial
  begin
                                                          entradas y salidas
     CLK = 0;
      RSTn = 0;
     #(T*2)
     RSTn = 1;
     #10000000; // 10 ms
     $display("Test finished");
      $stop;
endmodule.
```

- Salidas → wire
- Entradas → reg normalmente (damos valor en un proceso)

### Planificación de la Verificación

### **TESTBENCH**




El proceso de verificación funcional depende del diseño y sus características



\*Device Under Verification

### Planificación de la Verificación



Sistemas Digitales Programables

- Planificación de la Verificación
  - Elección del Subespacio de Verificación

ELECCIÓN DEL SUBESPACIO DE VERIFICACIÓN ★ VERIFICACIÓN POR CARACTERÍSTICAS

Cobertura de las especificaciones iniciales

**\* VERIFICACIÓN POR INTERFACES** 

Funcionamiento de los interfaces de comunicación (Buses Estándar de Comunicación)


**\* VERIFICACIÓN POR CORNER CASES** 

Casos Extremos no cubiertos por las especificaciones

Relacionados con la estabilidad del diseño (pueden depender de la implementación)

### Planificación de la Verificación

Nivel de Abstracción del Testbench



Sistemas Digitales Programables

### Planificación de la Verificación

Generación de Estímulos y Monitorización de Resultados

#### "Golden Models"

Fase de especificación en un lenguaje común entre cliente y diseñador (Python, C++ etc.)

METODOLOGÍA DE GENERACIÓN DE ESTÍMULOS Y MONITORIZACIÓN DE RESULTADOS

#### Generación Dirigida / Aleatoria de estímulos


Incrementar el espacio de verificación añadiendo una componente aleatoria

#### **Aserciones**

Mecanismos autónomos de verificación insertados en el código RTL

Sistemas Digitales Programables

- Planificación de la Verificación
  - Ejemplo: Arbitro Prioridad "ROUND-ROBIN"




- Planificación de la Verificación
  - Ejemplo: Arbitro Prioridad "ROUND-ROBIN" (II)

### CASOS DE VERIFICACIÓN

#### POR CARACTERÍSTICAS


- Distintas situaciones de paso de testigo



Cada posición del bus (exhaustiva)

Sentido de asignación de prioridad


Nadie tiene el bus y nadie lo pide



POR CASOS EXTREMOS

- Casos no descritos en especificaciones


Nadie tiene el bus y todos lo piden



Un máster termina con el bus y nadie lo pide

- Asignación del bus en un ciclo de reloj

### Estructura del TESTBENCH




#### **Modelo Funcional de Bus:**

Interfaz de los Casos de Verificación con el DUV

Posible de Reuso Posible Incremento del Nivel de Abstracción


#### **MODELO FUNCIONAL DE BUS**




Se define un interfaz con las operaciones de alto nivel realizables.


En caso de reuso se cambia la implementación de bajo nivel de esas operaciones.

### Estructura del TESTBENCH. Ejemplo de Reuso






### Estructura del TESTBENCH. Ejemplos (I)




#### Sistemas Digitales Programables

### Estructura del TESTBENCH. Ejemplos (II)




### Estructura del TESTBENCH. Ejemplos (III)



testbench.v

### Estructura del TESTBENCH – Flujo de Datos. Ejemplos (IV)



12/03/2025


### Verilog para Verificación

■ Generación de Estímulos. Relojes

```
l `timescale 1 ns / 100 ps;
 parameter periodo = 10;
 // Periodo = 10ns
 always
 begin
 \#(periodo/2);
 clk = 1'b0;
 #(periodo/2)
 clk = 1'b1;
 end
```

- Relojes asimétricos
- Frecuencia configurable
- Uso de la directiva *timescale* (precisión temporal)

- Verilog para Verificación
  - □ Generación de Estímulos. Generación del RESET



- Verilog para Verificación
  - Generación de Estímulos. Temporización Aleatoria

```
task peticion bus low;
      input [(masters-1):0] vector masters;
                                                                      Respetamos los tiempos de Hold y
      real A,B;
                                                                      Set -Up
      begin
      A = (\{\$random\} \% 100);
      B = A / 100;
      @(posedge clk);
                                                                      Margen de incertidumbre temporal en la
      #(Thold);
                                                                      introducción del dato
      #((periodo -Tsetup -Td-Thold)*B);
      // Temporizacion aleatoria de las señales
      CYC O <= vector masters;
      end
endtask
```

### Recordatorio del Tema 1...


### Elementos del Módulo. Funciones y Tareas

- Se ejecuta en 0 de tiempo de simulación
- No admite controles temporales
- Debe tener al menos una entrada
- Solo puede devolver un valor

- Puede ejecutarse durante un tiempo de simulación diferente de 0
- Puede contener controles temporales
- Puede tener argumentos de entrada y salida arbitrarios (o no tener argumentos)

### □ TestBench

Encapsulado de la generación de estímulos



Las construcciones task son idóneas para el encapsulado pues permiten un control temporal y una ejecución paralela.

### Testbench

Encapsulado de la Comprobación de Respuestas (Golden Vectors)

```
task comprueba vector;
input [...] datos ent;
input [...] datos sal;
begin
     ent DUV <= datos ent;
                                                   siguiente Flanco Activo
     (math);
     fork
            begin
            #(Thold);
            ent DUV <= ...'bx;
                                                        (Opcional)
            end
            begin
            #(Td);
            if (sal DUV !== datos sal) ...
            end
     join
     #(periodo - Td - Tsetup);
end
endtask
```

```
Introduce el dato y espera el siguiente Flanco Activo


Desactiva la entrada de datos (Opcional)

Procesos

Paralelos

Obliga la espera hasta que sea posible introducir otros datos
```

- Verilog para Verificación
  - Comprobación de Respuestas. Monitor de Estabilidad



- Verilog para Verificación
  - □ Comprobación de Respuestas. Delay Check


- Verilog para Verificación
  - Comprobación de Respuestas. Watchdog

```
task comprueba;
input resultado;
input timeout;
time timeout;
fork: bloque con watchdog
     begin
     #(timeout);
                                             Watchdog
     $display("Error de timeout");
     disable bloque_con_watchdog;
     end
     begin
     @ (señal validadora salida DUV);
     if (salida_DUV !== resultado) $display("Error en salida del DUV");
     disable bloque con watchdog;
     end
ioin
endtask
```

Si el diseño tiene una latencia variable podemos emplear una señal de validación de datos de salida como aquí.


Si conocemos el delay del DUV podemos emplear directamente un retardo del tipo "#(delay)"

- Verilog para Verificación
  - Comprobación de Respuestas. Diseños con Latencia Variable



### **Testbench**

Encapsulado de la Comprobación de Respuestas (Golden Models)



Diversos tipos de modelos funcionales

- Alto nivel ( HDL, C, System C y otros ).Bus functional.

- Verilog para Verificación
  - Comprobación de Resultados con Modelos Funcionales

```
Latencia variable -> Señal de validación de datos de salida.
task comprueba;
                                                                             Latencia Fija → Emplear directamente "#(delay)"
 begin
                                                                        begin
      fork:bloque 1
                                                                                @(posedge senal validacion);4
                                                                                #Thold:
 begin
                                                                                if (salida DUV ==! salida modelo)
         #timeout:
                                                                                    begin
         $display("Tiempo de espera agotado");
                                                                                    $display ("Error de coincidencia con el modelo");
         $display($time);
                                                                                    $display($time);
         $stop;
                                                                                    $stop;
         disable bloque 1;
                                                                                    end
  end
                                                                                if (salida DUV == salida modelo)
                                                                                    begin
                                  Watchdog para el
                                                                                    disable bloque 1;
                                                                                    end
                                  caso de emplear
      semaforo = 1'b0;
                                                                                // Para el caso de 'x'
 end
                                  señal de validación
endtask
                                                                                $display ("Error de coincidencia con el modelo");
                                                                                $display($time);
                                                                                $stop;
                                                                                disable bloque 1;
                                                                         end
```

- Verilog para Verificación
  - □ Comprobación de Respuestas. Aserciones

Mecanismos 'autónomos' de verificación en el propio código RTL

```
'define VERIFICACION

// Activado el proceso de verificacion

module top (clk, rst, CYC_O, GNT_n);

...

'ifdef VERIFICACION

ASER_UNIMASTER #(masters) VERIF_1(GNT_n);

'endif
...

endmodule

* Uso de un TAG para instanciar el módulo de aserción de forma condicional
```

```
module ASER UNIMASTER(GNT n);
parameter masters = 4;
input [(masters-1):0] GNT n;
integer aux;
integer i;
always @(GNT n)
      begin
      aux = 0:
      i = 0:
      for(i = 0; i < masters; i = i + 1)
              begin
              if (GNT n[i] == 1) aux = aux+1;
              end
      if (aux > 1)
              begin
              $display("Error en asercion:
                       Más de un master toma el bus");
              $display($time);
              $stop;
              end
      end
endmodule
```

### **Ejemplo Simple TESTBENCH**

```
`timescale 1 ns/ 1 ps
module contador param vlg tst();
localparam T = 10;
reg CLK; reg ENA; reg RST A;
wire [3:0] COUNT; wire TC;
contador param #(.BITS(4),.cuenta(4'd14)) i1 (
                   .CLK(CLK),
                   .COUNT(COUNT),
                   .ENA(ENA),
                   .RST_A(RST_A),
                   .TC(TC)
initial
                   begin
                   RST A=0;
                   CLK=0;
                   ENA=0;
                   $display("SIMULANDO!!!");
                   CASO 1(); // Caso de Verificacion 1
                   #(T*5)
                   CASO 2(); // Caso de Verificacion 2. RST A con ENABLE
                   CASO 3(); // Caso de Verificacion 3. ENABLE con TC
                   end
```

```
task CASO 1;
   begin
         #T RST A = 1'b1;
        @(negedge CLK) ENA = 1'b1;
         #(T*20)
         @(negedge CLK) ENA = 1'b0;
   end
endtask
task CASO 2;
    begin
         fork
              RST A = 1'b0;
              \#(T*4) RST A = 1'b1;
             ENA = 1'b1:
             \#(T*2) ENA = 1'b0;
         join
     end
endtask
task CASO 3;
    begin
         ENA = 1'b1;
         #(T*14)
          @(negedge CLK) ENA = 1'b0;
          @(negedge CLK) ENA = 1'b1;
         end
endtask
always
         begin
         \#(T/2) CLK <= \simCLK;
         end
endmodule
```

### Ejemplo Elaborado TESTBENCH.

```
/ FICHERÓ:
  Descripción: Proyecto de Arbitro de Bus Wishbone.
     Testbench. Instanciación del MFB y Casos de Test
'timescale 1ns / 100ps
module testbench;
MFB HIGHT MFB HIGH(
                             .clk(clk),
                             .rst(rst),
                             .GNT n(T salida DUV),
                             .CYC O(CYC O));
                             .CYC O(CYC O),
MODELO T MODELO
                             .GNT n(T salida DUV rea),
                             .GNT n next(T GNT n next));
UTIL T UTIL(
                             .salida DUV(T salida DUV),
                             .salida modelo(T GNT n next),
                             .senal validacion(clk));
top T TOP(
                             .clk(clk),
                             .rst(rst),
                             .CYC_O(CYC_O),
                             .GNT n(T salida DUV));
always @(posedge clk)
              T salida DUV rea <= T salida DUV;
              end
//Se registra la salida del DUV para la entrada al modelo
```

```
// BLOQUE DE CASOS DE TEST
reg aux 1;
reg [(masters-1):0] posiciones fijas;
event casos extremos;
event ventana deslizante;
event fin bloque;
always @(clk)
                 begin
                 ->casos extremos;
                 (fin bloque);
                $display("Verificación del DUV por casos extremos correcta");
                $display($time);
                 ->ventana deslizante:
                 (fin bloque);
                $display("Verificación del DUV por ventana deslizante
correcta");
                $display("Verificación del DUV correcta");
                $display($time);
                 $stop;
                 end
```

#### Sistemas Digitales Programables

```
always @(casos extremos)
begin
// Comienzan los casos extremos
       T MFB HIGH.reset;
       posiciones fijas = 4'b1111;
       T MFB HIGH.peticion bus(posiciones fijas);
       T UTIL.comprueba; // Nadie tiene el bus y todos lo piden
       // Caso de test 1
       posiciones fijas = 4'b0000;
       T MFB HIGH.peticion bus(posiciones fijas);
       T MFB HIGH.reset;
       T MFB HIGH.peticion bus(posiciones fijas);
       T_UTIL.comprueba; // Nadie tiene el bus (BUS_IDLE) y nadie pide
       // Caso de test 2
       posiciones fijas = 4'b0110;
       T MFB HIGH.peticion bus(posiciones fijas);
       T UTIL.comprueba;
       posiciones fijas = 4'b0000;
       T MFB HIGH.peticion bus(posiciones fijas);
       T UTIL.comprueba; // Alguien tiene el bus y después nadie pide
       // Caso de test 3
       posiciones fijas = 4'b0001;
       T MFB HIGH.peticion bus(posiciones fijas);
       T UTIL.comprueba;
        posiciones fijas = 4'b1000;
       T MFB HIGH.peticion bus(posiciones fijas);
       T UTIL.comprueba; // Prueba la conexión en anillo
       // Caso de test 4
        -> fin bloque;
end
```

```
always @(ventana_deslizante)
begin
        T MFB HIGH.reset;
        posiciones fijas = 4'b 1000;
        repeat (1000)
        begin
                if (posiciones fijas == 4'b0001)
                posiciones fijas = 4'b1000;
                else
                posiciones fijas = posiciones fijas >> 1;
                T MFB HIGH.peticion bus(posiciones fijas);
                T UTIL.comprueba;
              T MFB HIGH.peticion bus(T UTIL.ALEA GEN(posiciones fija
        s));
              T UTIL.comprueba;
        end
        -> fin bloque;
end
endmodule
```

#### Sistemas Digitales Programables

```
// FICHERO: MFB HIGH.v
// Autor: Vicente Herrero Bosch
// Descripción: Proyecto de Arbitro de Bus Wishbone.
// Comentarios: En este módulo se sitúan la generación de reloj
// el interfaz para reuso con otro tipo de buses (p.e.)
`timescale 1ns / 100ps
module MFB HIGH(clk, rst, GNT n, CYC O);
parameter periodo = 50, masters = 4, Thold = 1, Tsetup = 1;
parameter Td = 20;
input [(masters-1):0] GNT n;
output reg rst, clk;
output [(masters-1):0] CYC 0;
MFB LOW #(.periodo(periodo),.masters(masters),
         .Thold(Thold),.Tsetup(Tsetup),.Td(Td))
       H MFB LOW(.clk(clk),.CYC O(CYC O));
always begin #(periodo/2);
clk \le 0; \#(periodo/2);
clk <= 1; end // Generador de reloj
task peticion bus;
    input [(masters-1):0] vector masters;
begin
    H MFB LOW.peticion bus low(vector masters);
end endtask // Encapsulamiento para reuso
```

```
task reset; //Generador de reset
begin
disable peticion_bus; rst <= 1'b0;
wait (clk !== 1'bx);
@(posedge clk); rst <= 1'b1; @(posedge clk); @(posedge clk); rst <= 1'b0;
#(Thold);
if (GNT_n ==! 0)
    begin $display("Error en RESET"); $display($time);
    end //Asercion RESET
#(periodo-Thold-Tsetup);
end endtask endmodule</pre>
```

```
// FICHERO: MFB LOW.v
// Autor: Vicente Herrero Bosch
// Descripción: Proyecto de Arbitro de Bus Wishbone.
// Testbench. Modelo Funcional de Bus. Modulo de Bajo Nivel
// Comentarios: Tareas de bajo nivel de acceso al bus.
module MFB LOW( clk, CYC O );
parameter periodo = 50, masters = 4, Thold = 1, Tsetup = 1, Td = 20;
input clk;
output reg [(masters-1):0] CYC 0;
task peticion bus low; // Tarea para simular peticiones de bus
input [(masters-1):0] vector masters;
    real A: real B:
    begin
         A = (\{\$random\} \% 100); B = A / 100;
         @(posedge clk);
         #((periodo-Tsetup-Td) *B); // Temporizacion aleatoria
         CYC O <= vector masters;
         #(Thold) semaforo = 1'b0;
    end
endtask endmodule
```

37 Sistemas Digitales Programables

endmodule

```
// FICHERO: top.v
// Autor: Vicente Herrero Bosch
// Descripción: Proyecto de Arbitro de Bus Wishbone.
// Instanciación de las estaciones
`timescale 1ns / 100ps
`define VERIFICACION // Activado el proceso de verificacion
module top (clk, rst, CYC O, GNT n);
parameter masters = 4; // Numero de masters
input clk, rst;
input [(masters-1):0] CYC O;
output [(masters-1):0] GNT n;
wire FLAG IDLE;
wire [(masters-1):0] ring A;
wire [(masters-1):0] ring B;
assign FLAG IDLE = (GNT n == 0 ) ? 1'b1 : 1'b0; // Condicion BUS IDLE
estacion M[(masters-1):0] (.clk(clk), .rst(rst), .CYC O(CYC O[(masters-1):0]),
                           .PRIO n(ring A[(masters-1):0]),
                           .PRIO np1(ring B[(masters-1):0]),
                           .GNT (GNT n[(masters-1):0]));
// Instanciacion en array con indice de mayor a menor prioridad del master
assign ring A[(masters-2):0] = ring B[(masters-1):1];
assign ring A[(masters-1)] = (FLAG IDLE == 1'b1) ? 1'b1 : ring B[0];
`ifdef VERIFICACION
           ASER UNIMASTER #(masters) VERIF 1(GNT n);
`endif // Asercion para asegurar un único master en el bus
```

### **ASERCIÓN**

```
// FICHERO: asercion.v
// Autor: Vicente Herrero Bosch
// Descripción: Proyecto de Arbitro de Bus Wishbone.
// Testbench. Modulo auxiliar de aserciones
// Comentarios: En este módulo se sitúan las aserciones incluibles
// en el código RTL
`timescale 1ns / 100ps
module ASER UNIMASTER(GNT n);
parameter masters = 4;
input [(masters-1):0] GNT n;
integer aux,i;
always @ ( GNT n )
     begin
          aux = 0; i = 0;
          for (i = 0; i < masters; i = i + 1)
          if (GNT n[i] == 1) aux = aux+1;
     end
     if (aux > 1)
     begin
          $display("Error en asercion: Más de un master toma el
bus");
          $display($time); $stop;
end end endmodule
```