SONY®

Semiconductor IC

Data Book 1990 コンパクトディスク

3) デジタル信号処理 CDL30シリーズ

製品名	44	機		能	デジタル フィルタ	デジタル アウト	倍速対応	ページ	
CXD1125Q CXD1125QZ	データ復調,	RAM 制御,	エラー訂正,	CLV サーボ	13.00	0	1012	60103.	
CXD1130Q CXD1130QZ	データ復調,	RAM 制御,	エラー訂正,	CLV サーボ	0			257	
CXD1135Q CXD1135QZ	データ復調,	RAM 制御,	エラー訂正,	CLV サーボ	0	0			
CXD1241Q CXD1241QZ	データ復調,	RAM 制御,	エラー訂正,	CLV サーボ	0		0	004	
CXD1242Q CXD1242QZ	データ復調,	RAM 制御,	エラー訂正,	CLV サーボ	0	0	0	294	
CXD1245Q	データ復調,	RAM 制御,	エラー訂正,	CLV サーボ		0		MIZZIO	
CXD1246Q CXD1246QZ	データ復調,	RAM 制御,	エラー訂正,	CLV サーボ	0			001	
CXD1247Q CXD1247QZ CXD1247R	データ復調,	RAM 制御,	エラー訂正,	CLV サーボ	0	0	20.	331	

CDL35シリーズ

製品名	機	能	RAM内藏	デジタル フィルタ	デジタル アウト	倍速対応	ページ
CXD1165Q	データ復調, RAM 内蔵, エラー訂正, CLV サーボ		0		0		370
CXD1167Q CXD1167QZ CXD1167R	データ復調, RAM 内蔵, エラー訂正, CLV サーボ		0	0	0	0	399

CDL40シリーズ

制日夕	the state of the s	- 8	10	U.Y	1	A. 1830.2
製品名	能 · · · · · · · · · · · · · · · · · · ·	RAM 内蔵	デジタル フィルタ	デジタル アウト	倍速対応	ページ
CXD2500Q CXD2500QZ	データ復調, RAM 内蔵, 6 重エラー訂正 デジタル CLV サーボ, バリアブルピッチ再生 レベルメータ, オートシーケンサ	0	1.0	0	0	433

4) デジタルフィルタ

7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7		スーリベ0
製品名	機能	ページ
CXD1088AQ	中級機用 4fs, 104次, 16/18bit 出力, 4モードフィルタ特性	479
CXD1144BP	高級機用 4/8fs, 293次, 16/18bit 出力	486
CXD1162P	普級機用 4fs, 104次, 16bit 出力, 4モードフィルタ特性	498
CXD1244S	中・高級機用 4/8fs, 213次, 16/18bit 出力 アッテネートディエンファシス	511
CXD2550P	普級機用 4/8fs, 57次, 16/18bit 出力 アッテネートディエンファシス	524
CXD2551M/P	普級機用 4/8fs, 57次, 16/18bit 出力 アッテネートディエンファシス	533

CD用デジタル信号処理

概要

CXD1125Q/CXD1130Q/CXD1135Qは、コンパクトディ スクプレーヤのデジタル信号処理用LSIで,以下の機能 を有しています。

(CXD1125QZ/CXD1130QZ/CXD1135QZは, リード形 状が異なるだけであり、機能は同等です。)

- 1. EFM-PLL回路によるビット・クロックの再生。
- 2. EFMデータの復調。
- 3. フレーム同期信号の検出,保護及び内挿。
- 4. 強力な誤り検出,訂正。
- 5. 平均値,又は前値ホールドによる補間。
- 6. サブコード信号の復調,及びサブコードQの誤り検出。
- 7. スピンドルモータのCLVサーボ。
- 8. 8ビットのトラッキング・カウンタ。
- 9. シリアルバスによるCPUインタフェース。
- 10. サブコードQ用レジスタ
- 11. デジタルフィルタ (CXD1130Q, CXD1135Q)
- 12. デジタルオーディオインタフェース用出力 (CXD) 1125Q, CXD1135Q)

特長

- 1 チップで再生用のデジタル信号をすべて処理。
- ●アパーチャ補正型デジタルフィルタ内蔵。 (CXD1130Q, CXD1135Q)
- デジタルオーディオインタフェース用出力回路内蔵。 (CXD1125Q, CXD1135Q)

構造

CMOS IC

絶対最大定格

- ●電源電圧 V_{DD} $-0.3 \sim 7.0$ ● 入力電圧 V_I $-0.3 \sim 7.0$ ● 出力電圧 V。 $-0.3 \sim 7.0$ 動作温度 Topr -20~+75
- 保存温度 Tstg $-40 \sim +125$ $(V_{ss}=0V)$

推奨動作条件

- ●電源電圧 V_{DD} 4.5 (最小) 5.00 (標準) 5.5 (最大)
- 入力電圧 V_{IN} $V_{ss}-0.3$ $V_{DD} + 0.3$
- ●動作温度 Topr -20(最小) 75 (最大)

入力/出力容量

- 入力端子 C_i 12 (最大)
 - pF
- 出力端子 C。 pF
- ハイインピーダンス時。 12(最大)

注) 測定条件: V_{DD} = V_I = 0V

 $f_{M} = 1MHz$

ブロック図 EXCK SCOR 26 SQEX Subcode Subcode Q Subcode 25) SQCK ASY (6 Sync Detector Demodulator Register 23) SUBQ 20) CRCF EFM 23 bit 29 DB08 PDO (11 EFM-PLL EFM Demodulator Shift Register 37 DB01 VDD GFS VDD LOCK TEST FSW Frame CLV Servo Error sync detector/ 16) XRST MDP 3 detector/corrector Control protector/inserter (19) MUTG MDS MD1 MON (2) MD2 vc00 (8) 57) MD3 69 PSSL VCO circuit VCOI Interpolator SLOB timing generator Vss Vss XTAO (54) 62 DA01 X'TAL circuit 78 DA16 X TA I (53 Digital Filter Selector timing generator (CXD11300) (CXD11350) APTR APTL WDCK (80) LRCK RAM address CNIN (17 CPU interface Tracking counter Digital out (27) DOTX generator (CXD11250) CXD11350) (13)(14)(18) 38~48 LAA 11AA SENS C4M RAWE CLK DATA XLT

端子説明

端子 番号	端子 記号	1/0	端子説明
1	FSW	0	スピンドルモータの出力フィルタの時定数切換出力。
2	MON	0	スピンドルモータのON/OFFコントロール出力。
3	MDP	0	スピンドルモータのドライブ出力。CLV-Sモード時のラフ制御とCLV-Pモード時の位相制御。
4	MDS	0	スピンドルモータのドライブ出力。CLV-Pモード時の速度制御。
5	EFM	I	RFアンプからのEFM信号入力。
6	ASY	0	EFM 信号のスライスレベルをコントロールするための出力。
7	LOCK	0	GFS信号をWFCK/16でサンプリングし"H"の場合は"H"を出力, 8回連続で"L"の場合は"L" を出力。
8	VCOO	0	VCO出力。EFM信号にロックした時, f=8.6436MHz。
9	VCOI	I	VCO入力。
10	TEST	I	(VO) (VO) (VO) (VO) (VO) (VO)
11	PDO	0	EFM信号と VCO/2 との位相比較出力。
12	Vss	_	GND (0V)
13	CLK	I	CPUからのシリアルデータ転送クロック入力。クロックの立ち上がりエッジでデータをラッチする。
14	XLT	I	CPUからのラッチ入力。8ビットシフトレジスタのデータ (CPU からのシリアルデータ)を各レジスタにラッチする。
15	DATA	I	CPUからのシリアルデータ入力。
16	XRST	I	システムリセット入力。"L"でリセット。
17	CNIN	I	トラッキングパルスの入力。
18	SENS	0	アドレスに対応して, 内部状態を出力。
19	MUTG	I	ミューティング入力。内部レジスタAのATTMが"L"の時,MUTGが"L"でノーマル状態,"H"で無音状態。
20	CRCF	0	サブコードQのCRCチェックの結果を出力。
21	EXCK	I	サブコードのシリアル出力の為のクロック入力。
22	SBSO	0	サブコードのシリアル出力。
23	SUBQ	0	サブコードQ出力。
24	SCOR	0	サブコードシンクS0+S1出力。
25	SQCK	1/0	サブコードQの読みとりクロック。
26	SQEX	I	SQCKの選択入力。 (P12, 27参照)
27	DOTX	0	デジタルアウト出力。(CXD1130QまたはDOオフ時はWFCKを出力)
28	GFS	0	フレームシンクのロック状態の表示出力。
29	DB08	1/0	外部RAMのデータ端子。DATA8 (MSB)
30	DB07	I/O	外部RAMのデータ端子。DATA7
31	DB06	I/O	外部RAMのデータ端子。DATA6
32	DB05	I/O	外部RAMのデータ端子。DATA5
33	V_{DD}	_	電源(+5V)
34	DB04	I/O	外部RAMのデータ端子。DATA4
35	DB03	I/O	外部RAMのデータ端子。DATA3
36	DB02	I/O	外部RAMのデータ端子。DATA2
37	DB01	I/O	外部RAMのデータ端子。DATA1 (LSB)
38	RA01	0	外部RAMのアドレス出力。ADDR01 (LSB)
39	RA02	0	外部RAMのアドレス出力。ADDR02
40	RA03	0	外部RAMのアドレス出力。ADDR03

端子 番号	端子 記号	I/O	端子説明				
41	RA04	0	外部RAMのアドレス出力。ADDR04				
42	RA05	0	外部RAMのアドレス出力。ADDR05				
43	RA06	0	外部RAMのアドレス出力。ADDR06				
44	RA07	0	外部RAMのアドレス出力。ADDR07				
45	RA08	0	ト部RAMのアドレス出力。ADDR08				
46	RA09	0	部RAMのアドレス出力。ADDR09				
47	RA10	0	外部RAMのアドレス出力。ADDR10				
48	RA11	0	外部RAMのアドレス出力。ADDR11 (MSB)				
49	RAWE	0	外部RAMへのライトイネイブル信号出力。("L"でアクティブ)				
50	RACS	0	外部RAMへのチップセレクト信号出力。("L"でアクティブ)				
51	C4 M	0	X'talの分周出力。f = 4.2336MHz				
52	Vss	_	GND (0V)				
53	XTAI	I	X'tal発振回路入力。モード選択によりf=8.4672MHz又は16.9344MHz				
54	XTAO	0	X'tal発振回路出力。モード選択によりf=8.4672MHz又は16.9344MHz				
55	MD1	I	モード選択入力1				
56	MD2	I	モード選択入力 2				
57	MD3	I	モード選択入力3				
58	SLOB	I	オーディオデータ出力のコード切換入力。"L"で2'sコンプリメント出力, "H"でオフセットバイナリ出力。				
59	PSSL	I	オーディオデータ出力のモード切換入力。"L"でシリアル出力。"H"でパラレル出力。				
60	APTR	0	アパーチャ補正用コントロール出力。R-chの時 "H"				
61	APTL	0	アパーチャ補正用コントロール出力。L-chの時 "H"				
62	DA01	0	PSSL= "H" の時 DA01 (パラレル音声データの LSB) 出力。 PSSL= "L" の時 C1F1 出力。				
63	DA02	0	PSSL="H"の時DA02出力。PSSL="L"の時C1F2出力。				
64	DA03	0	PSSL= "H"の時DA03出力。PSSL= "L"の時C2F1出力。				
65	DA04	0	PSSL= "H"の時DA04出力。PSSL= "L"の時C2F2出力。				
66	DA05	0	PSSL= "H"の時DA05出力。PSSL= "L"の時C2FL出力。				
67	DA06	0	PSSL= "H"の時DA06出力。PSSL= "L"の時C2PO出力。				
68	DA07	0	PSSL= "H"の時DA07出力。PSSL= "L"の時RFCK出力。				
69	DA08	0	PSSL= "H"の時DA08出力。PSSL= "L"の時WFCK出力。				
70	DA09	0	PSSL= "H"の時DA09出力。PSSL= "L"の時PLCK出力。				
71	DA10	0	PSSL= "H"の時DA10出力。PSSL= "L"の時UGFS出力。				
72	DA11	0	PSSL= "H"の時DA11出力。PSSL= "L"の時GTOP出力。				
73	VDD		電源(+5V)				
74	DA12	0	PSSL= "H"の時DA12出力。PSSL= "L"の時RAOV出力。				
75	DA13	0	PSSL = "H"の時DA13出力。PSSL = "L"の時C4LR出力。				
76	DA14	0	PSSL= "H"の時DA14出力。PSSL= "L"の時C210出力。				
77	DA15	0	PSSL= "H"の時DA15出力。PSSL= "L"の時C210出力。				
78	DA16	0	PSSL= "H" の時 DA16 (パラレル音声データの MSB) 出力。 PSSL= "L" の時 DATA出力。				
79	WDCK	0	ストローブ信号出力。DFオン時176.4kHz, CXD1125QまたはDFオフ時88.2kHz。				
80	LRCK	0	ストローブ信号出力。DFオン時88.2kHz, CXD1125QまたはDFオフ時44.1kHz。				