

Segundo Examen Parcial
19 de mayo de 2025, 13:00 – 15:00

Puntos totales:	42
Puntos obtenidos:	
Nota:	

Nombre: _____ **Carné:** _____

Instrucciones Generales

- El examen es una prueba individual.
- Resuelva el examen en forma ordenada y clara.
- No se permite usar rojo para resolver la prueba.
- Utilice bolígrafo permanente, no se aceptan reclamos de respuestas en lápiz.
- Encierre la solución final en un rectángulo.
- Únicamente se atenderán dudas de forma.
- Esta prueba tiene una duración de 2 horas a partir de su hora de inicio.
- Antes de entregar la prueba, ordene las páginas y numere cada una de ellas.

Parte I – Teoría (Valor total: 10 puntos, Tiempo total: 20 minutos)

Instrucciones: Escriba F (falso) o V (verdadero) en el espacio en blanco a la izquierda de cada pregunta. Cada respuesta correcta tiene un valor de 1 punto.

F	En la región de saturación, el MOSFET se comporta como una resistencia controlada por voltaje.
F	Los diodos de las juntas drenador-substrato y surtidor-substrato en un MOSFET son estructuras deseables para su funcionamiento.
F	Un transistor NMOS aumenta su tensión de umbral cuando $V_{BS} < 0$.
V	La compuerta (gate) del MOSFET está eléctricamente aislada del canal.
F	El MOSFET es un dispositivo controlado por corriente.
V	En un NMOS de enriquecimiento, se necesita una tensión positiva entre compuerta (gate) y fuente (source) para que el transistor conduzca.
F	El canal de un NMOS se forma por acumulación de huecos.
V	En la región de corte, el MOSFET actúa como un interruptor abierto.
F	El drenador (drain) de cualquier tipo de transistor MOSFET siempre se encuentra a mayor potencial que la fuente (source).
V	En un CMOS, si ambos transistores están conduciendo al mismo tiempo durante una transición, puede ocurrir un consumo de potencia debido a corrientes de cortocircuito.


Parte II – Desarrollo (Valor total: 32 puntos, tiempo total: 90 minutos)

Instrucciones: escriba todo el procedimiento necesario para llegar a la solución final en el cuaderno de examen, encerrando la respuesta de cada apartado en un cuadro. Respuestas sin procedimiento se calificarán con cero puntos.

Problema 1. El transistor MOSFET en CD (8 puntos)

Considere el circuito de la Figura 1. La tensión inicial en el capacitor es V_{DD} y el inversor CMOS presenta un 1 lógico a la salida. La tensión de alimentación del inversor es $V_{DD} = 3.3$ V. La compuerta del transistor M_1 se aplica la tensión indicada en la Figura 2, y la tensión en la compuerta del transistor M_2 se mantiene en V_{DD} . La tensión de umbral de los transistores es de 0.5 V, el aislante de compuerta es dióxido de silicio de 7.6 nm de espesor. La movilidad de los electrones en los transistores es de $370 \text{ cm}^2/\text{Vs}$. Ambos transistores tienen una

longitud de compuerta de $0.35 \mu\text{m}$, la razón (W/L) para el transistor M_1 es de 3 y para el transistor M_2 es de 10.



- 1) En $t < 0$, ¿en qué región operan M_1 y M_2 ? Justifique. (2 puntos)

M_1 opera en corte, porque $V_G = 0$ y es un transistor NMOS, y sin importar el valor de V_x nunca será menor que cero.

M_2 opera en la región lineal, porque $V_{GS1} > V_{TH}$ y para que la salida del inversor sea un 1 lógico, la entrada tiene que ser un cero, es decir, V_{DS1} debe ser menor que V_{TH} del transistor NMOS del inversor, por lo que M_1 debe tener una tensión V_{DS} baja, lo cual sucede en la región lineal.

- 2) Se desea mantener $V_x < 0.4 \text{ V}$ para que el inversor mantenga su salida en un '1' lógico. En $t = 0+$, ¿en qué deben operar M_1 y M_2 , para lograr este objetivo? Justifique (2 puntos)

En el caso límite de $V_x = 0.4 \text{ V}$, $V_{GS1} = V_{DD} - 0.4 \text{ V}$, $V_{DS1} = V_{DD} - 0.4 \text{ V}$, el transistor M_1 opera en la región de saturación, mientras que para el transistor M_2 , $V_{GS2} = V_{DD} - 0.4 \text{ V}$ y $V_{DS} = 0.4 \text{ V} - 0$, por lo que opera en la zona lineal.

- 3) Encuentre el valor exacto de la tensión V_x en $t = 0+$, considerando las regiones de operación determinadas en el punto 2). (4 puntos)

Al igualar corrientes se obtiene:

$$\begin{aligned} \frac{1}{2} K_1 \cdot (V_{DD} - V_x - V_{TH})^2 &= K_2 \cdot \left(V_{DD} - V_{TH} - \frac{V_x}{2} \right) \cdot V_x \\ \frac{1}{2} K_1 \cdot (3.3 \text{ V} - V_x - 0.5 \text{ V})^2 &= K_2 \cdot \left(3.3 \text{ V} - 0.5 \text{ V} - \frac{V_x}{2} \right) \cdot V_x \\ K_1 \cdot (2.8 \text{ V} - V_x)^2 &= 2 \cdot K_2 \cdot \left(2.8 \text{ V} - \frac{V_x}{2} \right) \cdot V_x \\ (7.84 \text{ V}^2 - 5.6 \text{ V} \cdot V_x + V_x^2) &= 2 \cdot \frac{(W/L)_2}{(W/L)_1} \cdot \left(2.8 \text{ V} \cdot V_x - \frac{V_x^2}{2} \right) \end{aligned}$$

$$(7.84 V^2 - 5.6 V \cdot V_x + V_x^2) = \frac{20}{3} \cdot \left(2.8 V \cdot V_x - \frac{V_x^2}{2} \right)$$

$$7.84 V^2 - 5.6 V \cdot V_x + V_x^2 = 18.67 V \cdot V_x - \frac{10 \cdot V_x^2}{3}$$

$$\frac{13 \cdot V_x^2}{3} - 24.27 V \cdot V_x + 7.84 V^2 = 0$$

$$V_x = 0.344 V$$


(La otra solución es 5.257 V, por lo cual se descarta)

Problema 2. Modelo digital del MOSFET (12 puntos).

Para implementar un inversor CMOS, un estudiante de ingeniería compra transistores BS170P (NMOS) y BS250P (PMOS). Los parámetros de los transistores son $V_{THN} = 1.82 V$, $V_{THP} = -3.19 V$, $W = L = 100 \mu m$, $K_P = 277 \mu A/V^2$, $K_N = 123,3 \mu A/V^2$. La tensión de alimentación es de 9V.

Conteste las siguientes preguntas:

- 1) Dibuje el modelo digital completo del inversor, mostrando las capacitancias de entrada, de salida, las resistencias de conmutación y los interruptores (2 pts).



2) Calcule el valor de R_n y R_p para los dos transistores. (2 pts)

$$R_n = \frac{V_{DS,sat}}{I_{DS,sat}} = \frac{V_{DD}}{\frac{1}{2} K'_n \frac{W}{L} (V_{GS} - V_{TH})^2} = \frac{9 \text{ V}}{\frac{1}{2} \left(123.3 \frac{\mu\text{A}}{\text{V}^2} \right) \left(\frac{100 \mu\text{m}}{100 \mu\text{m}} \right) (9 \text{ V} - 1.824 \text{ V})^2}$$

$$R_p = \frac{V_{DS,sat}}{I_{DS,sat}} = \frac{V_{DD}}{\frac{1}{2} K'_p \frac{W}{L} (V_{SG} - |V_{TH}|)^2} = \frac{9 \text{ V}}{\frac{1}{2} \left(277.0 \frac{\mu\text{A}}{\text{V}^2} \right) \left(\frac{100 \mu\text{m}}{100 \mu\text{m}} \right) (9 \text{ V} - 3.193 \text{ V})^2}$$

$$R_n = 2.835 \text{ k}\Omega$$

$$R_p = 1.927 \text{ k}\Omega$$

3) En las hojas de datos de ambos transistores, se indica que la capacitancia de entrada C_{in} de cada uno es 60 pF (C_{in} se llama C_{iss} en las hojas de datos de estos transistores). Calcule el valor de la capacitancia de salida de cada transistor. (2 pts)

DYNAMIC CHARACTERISTICS (Note 7)						
Input Capacitance	C_{iss}	—	60	—	pF	$V_{DS} = 10\text{V}, V_{GS} = 0\text{V}$ $f = 1.0\text{MHz}$

$$C_{in} = \frac{3}{2} C_{ox} = 60 \text{ pF}$$

$$C_{ox} = \frac{2}{3} (60 \text{ pF}) = 40 \text{ pF}$$

$$C_{outn} = C_{outp} = C_{ox} = 40 \text{ pF}$$

4) Calcule los tiempos de subida y bajada t_{LH} (t_r) y t_{HL} (t_f) del inversor. (2 pts)

En el nodo de salida, la capacitancia total es la suma de $C_{outn} + C_{outp} = C_{out}$. Por lo tanto:

$$t_r = t_{LH} = 2.2 R_p (C_{out}) = 2.2 (1.927 \text{ k}\Omega) (80 \text{ pF}) = 339.2 \text{ ns}$$

$$t_f = t_{HL} = 2.2 R_n (C_{out}) = 2.2 (2.835 \text{ k}\Omega) (80 \text{ pF}) = 499.0 \text{ ns}$$

5) A la entrada del inversor se aplica como tensión de entrada una señal cuadrada con 50% de ciclo de trabajo, valor máximo 9 V y valor mínimo 0 V. Esta señal causa que cuando el inversor alcance el valor de 1 lógico, inmediatamente empieza la transición al 0 lógico y viceversa. ¿A qué frecuencia está operando este inversor? (2 pts).

La frecuencia máxima de operación, para un reloj con 50% de ciclo de trabajo, está limitada por el transistor más lento. El cálculo de la frecuencia en este caso es:

$$f = \frac{1}{t_f + t_r} = \frac{1}{499 \text{ ns} + 339.2 \text{ ns}} = 1.193 \text{ MHz}$$

6) Encuentre el punto de disparo de este inversor. (1 pt)

El punto de disparo se calcula como:

$$V_{SP} = \frac{V_{THN} + \sqrt{\frac{K_P}{K_N}} (V_{DD} - |V_{THP}|)}{1 + \sqrt{\frac{K_P}{K_N}}} = \frac{1.824 \text{ V} + \sqrt{\frac{0.2770}{0.1233}} (9 \text{ V} - 3.193 \text{ V})}{1 + \sqrt{\frac{0.2770}{0.1233}}} = 4.123 \text{ V}$$

7) Considerando la forma en que el estudiante implementó este inversor, ¿podrá implementar un inversor simétrico? Justifique su respuesta. (1 pt)

No se puede modificar porque los transistores son discretos, lo que significa que W/L es fijo, porque ya están fabricados.

Problema 3. Compuertas lógicas (12 puntos).

Considere el circuito mostrado en la Figura 4.

Las terminales A, y B son entradas del circuito. La tensión de alimentación es de 3V. La tensión de umbral de los transistores NMOS es de 0.5V y la de los PMOS es de -0.5 V. Para todos los transistores, $L = 1 \mu\text{m}$, $K'_N = 1 \text{ mA/V}^2$, $K'_P = 357 \mu\text{A/V}^2$, $W_N = 2 \mu\text{m}$, $W_P = 4 \mu\text{m}$.

- Clasifique los transistores **M₁** y **M₂** según el tipo de canal. Anote su respuesta en la Tabla 1. (2 puntos)
- Complete la Tabla 2 indicando, para cada transistor M, si está operando como interruptor cerrado (con una C) o como interruptor abierto (con una A) (4 pts). Además, indique en el valor de la salida con un "0" ó "1" lógico, según corresponda. (1 pt)
- ¿Qué cambios se requiere hacer en los transistores **M₅** y **M₆** del circuito, para obtener el comportamiento lógico que se indica en la salida de la Tabla 3? (1 punto). Complete la Tabla 3 para cada transistor M, si está operando como interruptor cerrado (con una C) o como interruptor abierto (con una A) (2 puntos).
- Sustituya los transistores **M₂** y **M₃** por un único transistor equivalente. Indique el valor de K del transistor equivalente. (2 puntos)




Tabla 1

Transistor	Tipo de canal
M1	
M2	

Tabla 2. Tabla de verdad de la compuerta lógica de la Figura 4

Entradas		Transistores						Salida
A	B	M1	M2	M3	M4	M5	M6	V _{OUT}
0	0							
0	1							
1	0							
1	1							

Tabla 3. Tabla de verdad de la compuerta lógica modificada

Entradas		Transistores						Salida
A	B	M1	M2	M3	M4	M5	M6	V _{OUT}
0	0							1
0	1							1
1	0							1
1	1							0

a) Tabla 1. Clasificación de los transistores

Transistor	Tipo de canal
M1	PMOS
M2	NMOS

b) Tabla 2. Tabla de verdad de la compuerta lógica de la Figura 4

Entradas	Transistores	Salida
----------	--------------	--------

A	B	M1	M2	M3	M4	M5	M6	V _{OUT}
0	0	C	A	A	C	A	C	0
0	1	C	A	C	A	A	C	0
1	0	A	C	A	C	A	C	0
1	1	A	C	C	A	C	A	1

b) **Tabla 3. Tabla de verdad de la compuerta modificada**

Se cambian los transistores M5 en el lugar de M6 y M6 en el lugar de M5, esto hace que se invierta la salida.

Entradas		Transistores						Salida
A	B	M1	M2	M3	M4	M5	M6	V _{OUT}
0	0	C	A	A	C	C	A	1
0	1	C	A	C	A	C	A	1
1	0	A	C	A	C	C	A	1
1	1	A	C	C	A	A	C	0

También se pueden eliminar completamente M5 y M6 para obtener la función de una NAND.

d) M2 y M3 están en serie y son idénticos, la transconductancia equivalente es

$$K_{eq} = \frac{K_N \cdot K_N}{K_N + K_N} = \frac{K_N}{2}$$

$K'_N = 1 \text{ mA/V}^2$, $K'_P = 357 \text{ } \mu\text{A/V}^2$, $W_N = 2 \text{ } \mu\text{m}$, $W_P = 4 \text{ } \mu\text{m}$, $L = 1 \text{ } \mu\text{m}$.

$$K_{eq} = \frac{K_N}{2} = \frac{K'_N \cdot W}{2L} = \frac{1 \text{ mA/V}^2 \times 2 \text{ } \mu\text{m}}{2 \times 1 \text{ } \mu\text{m}} = 1 \text{ mA/V}^2$$