# 數位電路實驗 HW6: 24-hour Digital Clock

第十四組: A1055547 王公志、A1073136 黄柏盛

## Abstract

透過 VHDL 在 FPGA 上做出顯示 00:00:00 ~ 23:59:59 的二十四小時時鐘。

## Content

## 1. Principles:

由於 FPGA 上的七段顯示器一次只能顯示一個,為了讓顯示器實際上看起來 是真的時鐘,因此只要讓指定的六個顯示器不斷地快速來回顯示,就能達到目 的。

#### 2. Method:

為了讓顯示器不會因為切得太快而漏掉某些數字,因而採用類似除頻器的作法。且考慮到有六個七段顯示器,因此每隔 60 個 cycle 將秒數個位數 (cnt\_sec\_digs)加一,並依照時鐘的進位規則累進至時鐘各位數:cnt\_sec\_tens, cnt\_min\_digs, cnt\_min\_tens, cnt\_hr\_digs, cnt\_hr\_tens, 如此一來每個位數的數字由於重複顯示多次,因此在高頻率下都能盡量顯示明確。

在每個 cycle 將時鐘各位數轉換為 8-bit 長的七段顯示器相對應 output, 並在不同 cycle 輪流顯示不同的七段顯示器,使得人眼在高頻率 clock 的狀況 下,能夠看起來像是真的時鐘。

### 3. VHDL 程式碼:

```
⊟module clock_24hr(clk, rst,
  2
                                    SEL, out,
                                    cnt_hr_tens, cnt_hr_digs,
                                   cnt_min_tens, cnt_min_digs,
cnt_sec_tens, cnt_sec_digs,
mul_out);
  4
5
  6
  7
  8
              input clk, rst;
             output reg [2:0] SEL; // 七段顯示器的COM選擇腳位 output reg [7:0] out; // 七段顯示器的輸出腳位
10
11
12
             // 各個位數的counter, 紀錄實際上的數字。
output reg [3:0] cnt_hr_tens, cnt_hr_digs
13
14
                                        cnt_min_tens, cnt_min_digs,
15
16
                                        cnt_sec_tens, cnt_sec_digs,
                                        mul_out;
17
18
              // mul_out 只是方便在模擬時方便觀察output是否正確。
             // 用來存放decoder的output
// (decoder將時鐘各個位數轉換為七段顯示器binary code)
20
21
22
             reg [7:0] hr_tens, hr_digs,
23
                              min_tens, min_digs,
24
                               sec_tens, sec_digs;
             reg [2:0] sel;
25
             // cnt為除頻器所用,每過十個cnt(clock),則second的個位數加一。 reg [5:0] cnt;
26
27
 29
             // 將input轉換為七段顯示器輸出腳位形式(a, b, ..., g & dp)|
function [7:0] decoder;
input [3:0] count;
 30
       31
       32
                  begin
 33
       case (count)
                          0: decoder = 8'b11111100;
1: decoder = 8'b01100000;
 34
 35
                         1: decoder = 8 b01100000;

2: decoder = 8 b11011010;

3: decoder = 8 b11110010;


4: decoder = 8 b01100110;
 36
 37
 38
                          5: decoder = 8'b10110110;
6: decoder = 8'b10111110;
7: decoder = 8'b11100000;
 39
 40
 41
                          8: decoder = 8'b11111110;
9: decoder = 8'b11110110;
42
43
 44
                          default: decoder = 8'b10011110; // set default to 'E'
45
                      endcase
                  end
46
 47
              endfunction
```


```
initial begin
            cnt_hr_tens = 0;
cnt_hr_digs = 0;
 50
 51
 52
53
                             cnt_min_tens = 0;
                             cnt_min_digs = 0;
 54
55
56
57
                             cnt_sec_tens = 0;
cnt_sec_digs = 0;
                             sel = 0;
                             cnt = 0;
 58
59
                      always @ (posedge clk, negedge rst) begin
 60
            if (rst == 0) begin
 61
            cnt_hr_tens = 0;
cnt_hr_digs = 0;
 62
 63
 64
                                     cnt_min_tens = 0;
 65
                                     cnt_min_digs = 0;
                                    cnt_sec_tens = 0;
cnt_sec_digs = 0;
sel = 0;
 66
 67
 68
 69
                                     cnt = 0;
 70
                              end
                         else begin
 71
72
73
74
75
76
77
78
79
80
                             se begin
cnt <= cnt + 1;
// 60_divider, cnt_sec_digs(個位數) + 1 every 60 cycle.
if (cnt == 59) begin // 由於有六個七段顯示器,
cnt <= 0; // 因此每60個cycle再將秒數的個位數+1,
cnt_sec_digs <= cnt_sec_digs + 1; // 可以使各個位數的顯示較明確一些。
if (cnt_sec_digs == 9) begin
cnt_sec_tens <= cnt_sec_tens + 1;
cnt_sec_digs <= 0;
if (cnt_sec_tens == 5) begin
cnt_min_digs <= cnt_min_digs + 1;
          ᆸ
          81
82
                                               cnt_min_digs <= cnt_min_digs + 1;
cnt_sec_tens <= 0;
if (cnt_min_digs == 9) begin</pre>
          ᆸ
 83
                                                     cnt_min_tens <= cnt_min_tens + 1;
cnt_min_digs <= 0;</pre>
 84
 85
                                                      if (cnt_min_tens == 5) begin
  cnt_hr_digs <= cnt_hr_digs + 1;</pre>
  86
           ᆸ
  87
           cnt_mr_drgs <= cnt_mr_drgs + 1;
cnt_min_tens <= 0;
if (cnt_hr_tens == 2 && cnt_hr_drgs == 3) begin
    cnt_hr_tens <= 0;
    cnt_hr_drgs <= 0;</pre>
  88
  89
90
91
92
93
94
95
96
           else if (cnt_hr_tens != 2 && cnt_hr_digs == 9) begin cnt_hr_digs <= 0; end
                              end
end
end
end
end
  97
  98
99
100
```

```
sel = sel + 1; // 每個cycle都切換到下一位數的七段顯示器 if(sel == 6) begin
102
103
         ڧ
104
         -
                             sel = 0;
105
                         end
106
                         case (sel)
                            0: SEL = 3'b000; // 七段顯示器中second的個位數
1: SEL = 3'b001; // second的十位數
2: SEL = 3'b010; // minute的個位數
3: SEL = 3'b011; // minute的十位數
4: SEL = 3'b100; // hour的個位數
5: SEL = 3'b101; // hour的十位數
default: SEL = 3'b000;
107
108
109
110
111
112
113
114
                         endcase
115
                        // call function "decoder",
// decode binary number to 7-segment-display bit.
116
117
                        sec_digs = decoder(cnt_sec_digs);
sec_tens = decoder(cnt_sec_tens);
min_digs = decoder(cnt_min_digs);
min_tens = decoder(cnt_min_tens);
hr_digs = decoder(cnt_hr_digs);
hr_tens = decoder(cnt_hr_tens);
118
119
120
121
122
123
                        Case (SEL) // 每個 cycle都切換一次七段顯示器 3'b000: begin
124
        F
125
        126
                                 out = sec_digs;
127
                                 mul_out = cnt_sec_digs;
128
                             end
        占
                             3'b001: begin
129
130
                                 out = sec_tens;
131
                                 mul_out = cnt_sec_tens;
132
133
                             3'b010: begin
        134
                                 out = min_digs;
135
                                 mul_out = cnt_min_digs;
136
                             end
                             3'b011: begin
137
        ፅ
138
                                 out = min_tens;
139
                                 mul_out = cnt_min_tens;
140
                             end
                             3'b100: begin
141
        ڧ
142
                                 out = hr_digs;
                                 mul_out = cnt_hr_digs;
143
144
                             end
        ᆸ
                             3'b101: begin
145
                                 out = hr_tens;
146
                                 mul_out = cnt_hr_tens;
147
148
                             end
149
        ᆸ
                             default: begin
                                 out = 8'b10011110; // default顯示'E'
150
151
                                 mul_out = 0;
152
                             end
153
                        endcase
154
                    end
155
               end
           endmodule
156
```

### 4. 模擬結果:








#### 放大顯示↓


Simulation Waveform Editor - D:/intelFPGA\_lite/18.1/clock\_24hr/clock\_24hr - clock\_24hr - [clock\_24hr\_20210522215046.sim.vwf (Read-Only)]






## Discussions

由於最初沒有考慮到七段顯示器不能同時顯示的問題,所以最初是採用沒有除頻器且每個 cycle 切換顯示器的作法,因此輸出結果會有數字跳號的問題,像是以下的情形:



在圖中可以發現,每當 SEL 為 0(選擇到 second 個位數)時,數字已經跳了好幾號( $0\rightarrow 5\rightarrow 1\rightarrow 7$ ),雖然時鐘的進位是正確的,且在 clock 頻率很高時,人眼較難注意到時鐘是否正確顯示,但實際上顯示出來的數字是漏掉許多號的,仍不符合理想的情形。因此必須採用除頻器的作法,讓同一個位數的數字顯示多次,且搭配高頻率 clock,才能使七段顯示器時鐘的顯示看起來更合理。



如上圖所示,個位數的1在重複出現數次後,才往前加到2。