# RISC-V Tabanlı İşlemci Tasarımı

EVRİM ARDA KALAFAT DOĞA TURAN

### Projenin tanımı ve amacı

Projede bize verilen bir RISC-V işlemcisinin ALU ve Instruction decoder bloklarını SystemVerilog dilini kullanarak tasarlamak, bize verilen test kodları ile tamamlanan işlemcimizin doğruluğunu test etmek, temel System Verilog dili özelliklerinde kendimizi geliştirmek, RISC-V işlemcisinin yapısını daha iyi tanımak amaçlanmıştır.

#### RISC-V nedir?

RISC, Reduced Instruction Set Computer, yani İndirgenmiş Komut Seti Bilgisayarı bir işlemci mimari çeşididir. RISC-V ise RISC prensiplerini kullanan açık kaynak bir Komut Seti Mimarisidir(ISA). University of California Berkeley'in oluşturduğu ve herkese açık (ister kişisel, ister ticari, ister akademik) bir ISA olan RISC-V, herhangi bir lisans parası ödemeden herkesin ortak kabul ettiği bir mimaride işlemci üretebilmenizi sağlıyor.

# Kullandığımız yazılım

Tasarımlarımızı yapmak için Xilinx tarafından geliştirilen Vivado Design Suite yazılımını kullandık. Vivado Design Suite, HDL tasarımlarının sentezi ve analizi için üretilmiş bir yazılım paketidir ve Xilinx ISE'nin yerine çip geliştirme ve üst düzey sentez sistemi için ek özellikler sunar. Biz de SystemVerilog dilini kullanarak Vivado üzerinde tasarımımızı yaptık. IEEE 1800 olarak standartlaştırılmış SystemVerilog ise elektronik sistemleri modellemek, tasarlamak, simüle etmek, test etmek ve uygulamak için kullanılan bir donanım açıklaması ve donanım doğrulama dilidir.

#### Sistem mimarisi

```
✓ ■ i riscv core (riscv core.sv) (3)

✓ ■ singlecycle_datapath : singlecycle_datapath (singlecycle_datapath.sv) (11)

         adder pc plus 4:adder(adder.sv)
         adder_pc_plus_immediate : adder (adder.sv)
          alu : alu (alu.sv)
       mux_next_pc_select : multiplexer4 (multiplexer4.sv) (1)
             multiplexer : multiplexer (multiplexer.sv)

✓ ■ mux operand a: multiplexer2 (multiplexer2.sv) (1)
             multiplexer: multiplexer (multiplexer.sv)

✓ ■ mux_operand_b: multiplexer2 (multiplexer2.sv) (1)
             multiplexer : multiplexer (multiplexer.sv)

✓ ■ mux req writeback: multiplexer8 (multiplexer8.sv) (1)

             multiplexer: multiplexer (multiplexer.sv)
         program counter: register (register.sv)
         regfile : regfile (regfile.sv)
         instruction_decoder: instruction_decoder (instruction_decoder.sv)
         immediate_generator:immediate_generator(immediate_generator.sv)
         singlecycle_ctlpath : singlecycle_ctlpath (singlecycle_ctlpath.sv) (3)
         singlecycle_control : singlecycle_control (singlecycle_control.sv)
          control_transfer : control_transfer (control_transfer.sv)
         alu_control : alu_control (alu_control.sv)
      data memory interface: data memory interface (data memory interface.sv)
```

```
    tb_top (tb_top.sv) (1)

    toplevel: toplevel (toplevel.sv) (3)

    isinglecycle_datapath: singlecycle_datapath (singlecycle_datapath.sv) (11)

    singlecycle_ctlpath: singlecycle_ctlpath (singlecycle_ctlpath.sv) (3)

    data_memory_interface: data_memory_interface (data_memory_interface.sv)

    text_memory_bus: example_text_memory_bus (example_text_memory_bus.sv) (1)

    text_memory_bus: example_data_memory_bus (example_data_memory_bus.sv) (1)

    data_memory_bus: example_data_memory_bus (example_data_memory_bus.sv) (1)

    data_memory: example_data_memory (example_data_memory.sv)
```

#### Alu tasarımı

ALU bir kombinasyonel devre olduğu için System Verilog dilindeki always\_comb'u kullandık. Case yapısının içinde tüm operasyon kodlarına karşılık gelen işlemleri yaptırdık ve default olarak result'u O'a eşitledik. Case yapısından sonra result\_equal\_zero değerini result'a göre assign ettik.

```
13 always_comb begin
14 🗇
         case (alu_function)
15
             5'b000001: result = operand_a + operand_b; // ADD
16
17
             5'b00010: result = operand_a - operand_b; // SUB
18
19
             5'b00011: result = operand_a << operand_b[4:0];//SLL
20
21
             5'b00100: result = operand_a >> operand_b[4:0]://SRL
22
23
             5'b00101: result = operand_a >>> operand_b[4:0];//SRA
24
25 🖨
             5'b00110: begin if (operand_a == operand_b) result = 31'b1; //SEQ
26 🖨
             else result = 31'b0;
27 🖨
             end
28
29 🖨
             5'b00111: begin if (operand_a<operand_b) result = 31'b1; //SLT
30 ⊝
             else result = 31'b0;
31 🖨
             end
32
33 ⊜
             5'b01000: begin if ($unsigned(operand_a) < $unsigned(operand_b)) result = 31'b1; //SLTU
34 🖨
             else result = 31'b0:
35 🖨
             end
36
37
             5'b01001: result = operand_a ^ operand_b://XOR
38
39 :
             5'b01010: result = operand_a | operand_b; // OR
40
41
             5'b01011: result = operand a & operand b; // AND
42
             default:result = 31'b0; // default
43
44 🖨
         endcase
45 🖨 end
46
     assign result equal zero = (result == 32'b0);
48
49 @ endmodule
```

#### Instruction decoder Tasarımı

RISC-V Instructionları 32 bit uzunluğundadır. Instruction\_decoder, instruction'dan gelen 32 bitlik veriyi parçalayarak çıktı verir. Aşağıda bu 32 bitlik Instruction formatlarını görüyoruz.

32-bit RISC-V Instruction Formats																															
Instruction Formats	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	0
Register/register	funct7								rs2					rs1					funct3			rd					opcode				
Immediate	imm[11:0]										rs1 funct3						3	rd						opcode							
Upper Immediate	imm[31:12]														rd						opcode										
Store	imm[11:5]								rs2					rs1					unct	3		imm[4:0]					opcode				
Branch	[12] imm[10:5]							rs2					rs1				- 1	unct	3	imm[4:1]			[11]		opcode						
Jump	[20] imm[10:1] [11]									[11]	imm[19:12]							rd						opcode							
opcode (7 bit): pa	_					-																									

- funct7 + funct3 (10 bit): combined with opcode, these two fields describe what operation to perform
- rs1 (5 bit): specifies register containing first operand
- rs2 (5 bit): specifies second register operand
- · rd (5 bit):: Destination register specifies register which will receive result of computation

Aşağıda şekil[1]'de bize verilen kod parçasını, şekil[2]'de ise bizim tasarladığımız kısmı görüyoruz.


Şekil[1]'de instruction\_decoder, inst isminde 32 bitlik bir girdi almakta ve bu girdiyi, inst\_opcode, inst\_funct3, inst\_funct7, inst\_rd, inst\_rs1 ve inst\_rs2 olmak üzere 6 parçaya bölmekte.

Şekil[2]'de ise inst girdisinden gelen 32 biti 6 parçaya ayırıyoruz. Bunun için SystemVerilog dilindeki assign'ı kullandık.

```
'include "config.sv"
                                            assign inst opcode = inst[6:0];
     'include "constants.sv"
                                  15 !
                                            assign inst funct3 = inst[14:12];
3
                                  16
                                            assign inst funct7 = inst[31:25];
    module instruction_decoder(
5
                                            assign inst_rd = inst[l1:7];
        input [31:0] inst,
       output [6:0] inst_opcode,
                                  18
                                            assign inst rsl = inst[19:15];
       output [2:0] inst_funct3,
                                            assign inst_rs2 = inst[24:20];
                                  19
     output [6:0] inst_funct7,
                                  20
9
      output [4:0] inst rd,
10
       output [4:0] inst_rsl,
       output [4:0] inst_rs2
                                        endmodule
```

Alu ve Instruction\_decoder tasarımlarımızı bitirdikten sonra Simulation sekmesinin altından Run Simulation > Run Behavioral'a tıklayarak simülasyonumuzu çalıştırdık. Sonra yukarıdaki Run All(F3) tuşuna basarak testlerimizi gerçekleştirdik.

```
initial begin
0
           #100;
           rst = 0;
           repeat (100000) begin
               @(posedge clk);
0
               $display("PC: %h, Inst: %h, Addr: %h, Rd-En %d, Wr-Dt: %h, WrEn: %d, Wr-BE: %b", pc, inst, bus_read_data, bus_read_enable, bus_write_data, bus_write_enable, bus_byte_enable);
000
               if (bus_write_enable && bus_address == 32'hfffffff0) begin
                   if (bus write data !== 0) begin
                      $display("Pass");
                      $finish;
                   end else begin
0
                      $display("Fail");
                      Sfinish:
                   end
               end
00
           $display("Timeout - Fail");
           $finish;
```



# Sonuçlar

Geliştirilen işlemci ADD, SUB, SLL, SLR, SRA, SEQ, SLT, SLTU, XOR, OR ve AND işlemlerini yapabilmekte. Bu projeyle birlikte basit bir şekilde bir RISC-V işlemcinin nasıl çalıştığını ve mimarisini öğrenmiş olduk. SystemVerilog dilinde kendimizi geliştirdik. Bir işlemcide Alu ve Instruction\_decorder tasarımını gerçekleştirdik. Bu işlemciyi test kodları ile sınadık ve doğru çalışıp çalışmadığını gözlemledik. İşlemcimiz testleri geçti ve başarıyla çalıştı.

# Teşekkürler