

# RISC-V Tabanlı İşlemci Tasarımı

Evrim Arda Kalafat, Doğa Turan

Fenerbahçe Üniversitesi Bilgisayar Mühendisliği İstanbul, Türkiye

e-mail: evrim.kalafat@stu.fbu.edu.tr, doga.turan@stu.fbu.edu.tr

**Proje özeti:** Bu proje kapsamında başlangıç tasarım verilen bir RISC-V işlemcisinin ALU ve instruction decoder blokları temel SystemVerilog dili özellikleri kullanılarak tasarım ve doğrulama çalışmaları yapılacaktır.

Anahtar Kelimeler: FPGA, CPU, RISC-V, SystemVerilog, RTL.

**Abstract:** Within the scope of this project, we are going to design ALU and Instruction decoder blocks of a RISC-V processor by using the basic SystemVerilog language features.

**Keywords:** FPGA, CPU, RISC-V, SystemVerilog, RTL.

### I. Giriş

Projede bize verilen bir RISC-V işlemcisinin ALU ve Instruction decoder bloklarını SystemVerilog dilini kullanarak tasarlamak, bize verilen test kodları ile tamamlanan işlemcimizin doğruluğunu test etmek, temel SystemVerilog dili özelliklerinde kendimizi geliştirmek, RISC-V işlemcisinin yapısını daha iyi tanımak amaçlanmıştır.

#### II. Sistem Mimarisi

Aşağıdaki şekilde sistemin ana mimarisini görebiliyoruz. Biz bu mimarinin içinde boş bırakılmış "alu.sv" ve "instruction\_decoder.sv" dosyalarını tasarlıyoruz.

```
∨ □ Design Sources (3)
   > SystemVerilog (2)

✓ ■ ∴ riscv_core (riscv_core.sv) (3)

    singlecycle_datapath : singlecycle_datapath (singlecycle_datapath.sv) (11)

             adder pc plus 4:adder(adder.sv)
             adder_pc_plus_immediate : adder (adder.sv)
            alu : alu (alu.sv)
           mux_next_pc_select : multiplexer4 (multiplexer4.sv) (1)
           mux_operand_a: multiplexer2 (multiplexer2.sv) (1)
           mux_operand_b : multiplexer2 (multiplexer2.sv) (1)
           mux_reg_writeback: multiplexer8 (multiplexer8.sv) (1)
             program_counter : register (register.sv)
             regfile : regfile (regfile.sv)
            instruction_decoder : instruction_decoder (instruction_decoder.sv)
             immediate_generator:immediate_generator(immediate_generator.sv)

    singlecycle_ctlpath: singlecycle_ctlpath (singlecycle_ctlpath.sv) (3)

             singlecycle_control : singlecycle_control (singlecycle_control.sv)
             control_transfer : control_transfer (control_transfer.sv)
             alu_control : alu_control (alu_control.sv)
         data_memory_interface : data_memory_interface (data_memory_interface.sv)
> Constraints

✓ □ Simulation Sources (81)

   > SystemVerilog (2)
       > In Non-module Files (78)

✓ ■ ... tb_top (tb_top.sv) (1)

✓ ■ toplevel: toplevel (toplevel.sv) (3)

✓ ■ riscv_core : riscv_core (riscv_core.sv) (3)
                  singlecycle_datapath : singlecycle_datapath (singlecycle_datapath.sv) (11)
                  singlecycle_ctlpath : singlecycle_ctlpath (singlecycle_ctlpath.sv) (3)
                    data_memory_interface : data_memory_interface (data_memory_interface.sv)
              • text_memory_bus: example_text_memory_bus (example_text_memory_bus.sv) (1)
                    text_memory : example_text_memory (example_text_memory.sv)

    data_memory_bus: example_data_memory_bus (example_data_memory_bus.sv) (1)

                    data_memory: example_data_memory (example_data_memory.sv)
> In Utility Sources
```

**RISC-V:** RISC(Reduced Instruction Set Computer) prensiplerini kullanan açık kaynak bir **Komut Seti Mimarisidir(ISA)**. University of California Berkeley'in oluşturduğu ve herkese açık (ister kişisel, ister ticari, ister akademik) bir ISA olan RISC-V, herhangi bir lisans parası ödemeden herkesin ortak kabul ettiği bir mimaride işlemci üretebilmenizi sağlıyor.

**Memory:** Saklama alanı. RISC-V işlemcisinde komutları ve verileri tutan 2 tane bellek bulunur.

PC(Program Counter): Hangi adresteki komutun çalıştığını ifade eder.

**Register File:** Saklayıcıların bulunduğu bir dizidir. RISC-V işlemcisinde her biri 32 bitlik 32 adet saklayıcı bulunur.

**ALU(Arithmetic Logic Unit):** aritmetik ve mantık işlemlerini gerçekleştiren bir dijital devredir.

#### ALU Tasarımı:

Aşağıdaki şekilde bize verilen kod parçasını görüyoruz. ALU; alu\_function, operand\_a ve operand\_b olmak üzere 3 adet giriş alıyor. Result ve result equal zero olmak üzere 2 adet çıkış veriyor.

```
include "config.sv"
include "constants.sv"

module alu (
   input [4:0] alu_function,
   input signed [31:0] operand_a,
   input signed [31:0] operand_b,

output logic [31:0] result,
   output result_equal_zero
);
```

Aşağıda bu alu'nun desteklediği işlemler ve operasyon kodları verilmiştir.

```
ALU_ADD 5'b00001
ALU_SUB 5'b00010
ALU_SLL 5'b00011
ALU_SRL 5'b00100
ALU_SRA 5'b00101
ALU_SEQ 5'b00110
ALU_SLT 5'b00111
ALU_SLTU 5'b01000
ALU_XOR 5'b01001
ALU_OR 5'b01010
ALU_AND 5'b01011
```

## ALU'nun işlemlerinin detaylı gösterimi;

```
• ADD: A + B
```

• SUB: A - B

• SLL: A << B

• SLR: A >> B

• SRA: A >>> B

• SEQ: A == B

• SLT: A < B

• SLTU: \$unsigned(A) < \$unsigned(B)

• XOR: A ^ B

• OR: A | B

AND: A & B

Aşağıda bizim tasarladığımız kod parçasını görüyoruz. ALU bir kombinasyonel devre olduğu için SystemVerilog dilindeki always\_comb'u kullandık. Case yapısının içinde tüm operasyon kodlarına karşılık gelen işlemleri yaptırdık ve default olarak result'u 0'a eşitledik. Case yapısından sonra result\_equal\_zero değerini result'a göre assign ettik.

```
13 🖨 always_comb begin
      case(alu_function)
15
            5'b00001: result = operand_a + operand_b; // ADD
16
            5'b00010: result = operand_a - operand_b; // SUB
18
19
            5'b00011: result = operand_a << operand_b[4:0];//SLL
21
             5'b00100: result = operand a >> operand b[4:0];//SRL
22
23
             5'b00101: result = operand a >>> operand b[4:0];//SRA
25 🖨
             5'b00110: begin if (operand_a==operand_b) result = 31'b1; //SEQ
26 🖨
             else result = 31'b0;
27 🖨
28 ¦
29 🖨
            5'b00111: begin if (operand_a<operand_b) result = 31'b1; //SLT
             else result = 31'b0;
31 🖨
32 !
33 🗇
            5'b01000: begin if ($unsigned(operand_a) < $unsigned(operand_b)) result = 31'b1; //SLTU
34 🖨
             else result = 31'b0;
35 🖨
             end
36
37
             5'b01001: result = operand_a ^ operand_b; //XOR
38
39
            5'b01010: result = operand_a | operand_b; // OR
            5'b01011: result = operand a & operand b; // AND
41
42
             default:result = 31'b0; // default
43
44 🖨
         endcase
45 🖨 end
47
     assign result_equal_zero = (result == 32'b0);
48
49 @ endmodule
```

#### **Instruction\_decoder Tasarimi:**

RISC-V Instructionları 32 bit uzunluğundadır. Instruction\_decoder, instruction'dan gelen 32 bitlik veriyi parçalayarak çıktı verir. Aşağıda bu 32 bitlik Instruction formatlarını görüyoruz.

									3	2-bit	RIS	C-V li	ıstru	ictio	n Fo	rma	ts															
Instruction Formats	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Register/register		7			rs2					rs1					f	unct	3	rd						opcode								
Immediate	imm[11:0]													rs1					funct3			rd					opcode					
Upper Immediate		imm[31:12] rd													opcode																	
Store		imm[11:5]							rs2					rs1				f	funct3			imm[4:0]					opcode					
Branch	[12]		imm[10:5]						rs2					rs1				f	unct	3	i	mm[	m[4:1] [11]			ı	opcode					
Jump	[20]	imm[10:1]										[11]			ir	nm[′	19:12	2]		rd						opcode						
<ul> <li>opcode (7 bit): p.</li> <li>funct7 + funct3 (</li> <li>rs1 (5 bit): specifi</li> <li>rs2 (5 bit): specifi</li> <li>rd (5 bit):: Destination</li> </ul>	10 bit) ies reg ies sec	com ister o	bined contai egiste	I with ining I er ope	opco first o erand	ode, t	hese	two f	ields (	descri	be w	·		n to p	perforr	n																

Aşağıda şekil[1]'de bize verilen kod parçasını, şekil[2]'de ise bizim tasarladığımız kısmı görüyoruz.

Şekil[1]'de instruction\_decoder, inst isminde 32 bitlik bir girdi almakta ve bu girdiyi, inst\_opcode, inst\_funct3, inst\_funct7, inst\_rd, inst\_rs1 ve inst\_rs2 olmak üzere 6 parçaya bölmekte.

Şekil[2]'de ise inst girdisinden gelen 32 biti 6 parçaya ayırıyoruz. Bunun için SystemVerilog dilindeki assign'ı kullandık.

```
`include "config.sv"
                                    14
                                             assign inst_opcode = inst[6:0];
     `include "constants.sv"
                                    15
                                               assign inst funct3 = inst[14:12];
                                   16
4  module instruction_decoder(
input [31:0] inst,
output [6:0] inst_opcode,
                                               assign inst_funct7 = inst[31:25];
                                              assign inst rd = inst[11:7];
                                              assign inst_rsl = inst[19:15];
                                   18 ;
      output [2:0] inst_funct3,
                                              assign inst rs2 = inst[24:20];
                                   19
      output [6:0] inst_funct7,
8
      output [4:0] inst_rd,
output [4:0] inst_rs1,
output [4:0] inst_rs2
                                    20
10
                                    21
11
                                    22 endmodule
12 );
```

Şekil[1] Şekil[2]

#### III. Kullanılan Yazılım

Tasarımlarımızı yapmak için Xilinx tarafından geliştirilen Vivado Design Suite yazılımını kullandık. Vivado Design Suite, HDL tasarımlarının sentezi ve analizi için üretilmiş bir yazılım paketidir ve Xilinx ISE'nin yerine çip geliştirme ve üst düzey sentez sistemi için ek özellikler sunar. Biz de SystemVerilog dilini kullanarak Vivado üzerinde tasarımımızı yaptık. IEEE 1800 olarak standartlaştırılmış SystemVerilog ise elektronik sistemleri modellemek, tasarlamak, simüle etmek, test etmek ve uygulamak için kullanılan bir donanım açıklaması ve donanım doğrulama dilidir.

Alu ve Instruction\_decoder tasarımlarımızı bitirdikten sonra Simulation sekmesinin altından Run Simulation > Run Behavioral'a tıklayarak simülasyonumuzu çalıştırdık. Sonra yukarıdaki Run All(F3) tuşuna basarak testlerimizi gerçekleştirdik.

```
19 🖨
             initial begin
     0
20
                #100;
     0
21
                 rst = 0;
22
23 🖯 🔘
                repeat (100000) begin
24
                    @(posedge clk):
25
     0
26
                     $display("PC: %h, Inst: %h, Addr: %h, Rd-Dt: %h, Rd-En %d, Wr-Dt: %h, WrEn: %d, Wr-BE: %b",
27
28 🖯 O
                     if (bus_write_enable && bus_address == 32'hfffffff0) begin
29 🖯 🔾
                         if (bus_write_data !== 0) begin
     \circ
30
                            $display("Pass");
31
     \bigcirc
                             Sfinish:
32 🖨
                         end else begin
33 ¦
     0
                            $display("Fail");
     0
34
                             Sfinish:
35 🖨
                        end
36 🖯
                     end
37 🖨
38 ;
39
                 $display("Timeout - Fail");
40 O
                 Sfinish:
41 🖨
42
          × Messages Log
PC: 00400238, Inst: 00200113, Addr: 00000002, Rd-Dt: xxxxxxxx, Rd-En 0, Wr-Dt: ffff0000, WrEn: 0, Wr-BE: 0100
  PC: 0040023c, Inst: 00200e93, Addr: 00000002, Rd-Dt: xxxxxxxx, Rd-En 0, Wr-Dt: 00020000, WrEn: 0, Wr-BE: 0100
  PC: 00400240, Inst: 01300e13, Addr: 00000013, Rd-Dt: xxxxxxxx, Rd-En 0, Wr-Dt: xx000000, WrEn: 0, Wr-BE: 1000
  PC: 00400244, Inst: 01d11463, Addr: 00000001, Rd-Dt: xxxxxxxx, Rd-En 0, Wr-Dt: 00000200, WrEn: 0, Wr-BE: 0110
  PC: 00400248, Inst: 01c01a63, Addr: 00000000, Rd-Dt: xxxxxxxx, Rd-En 0, Wr-Dt: 00000013, WrEn: 0, Wr-BE: 0011
  PC: 0040025c, Inst: ff000513, Addr: fffffff0, Rd-Dt: xxxxxxxx, Rd-En 0, Wr-Dt: xxxxxxxx, WrEn: 0, Wr-BE: 0001
  PC: 00400260, Inst: 00100593, Addr: 00000001, Rd-Dt: xxxxxxxx, Rd-En 0, Wr-Dt: 00000000, WrEn: 0, Wr-BE: 0010
  PC: 00400264, Inst: 00b52023, Addr: fffffff0, Rd-Dt: xxxxxxxx, Rd-En 0, Wr-Dt: 00000001, WrEn: 1, Wr-BE: 1111
 Pass
🛆 $finish called at time : 2165 ns : File "C:/Users/Arda/Desktop/Bilgisayar Mimarisi/Proje/Proje_Blm/riscvVivado
```

Yukarıda da gözüktüğü gibi "Pass" çıktısını aldık. Tasarımımız testleri başarıyla geçti.

#### IV. Sonuçlar

Geliştirilen işlemci ADD, SUB, SLL, SLR, SRA, SEQ, SLT, SLTU, XOR, OR ve AND işlemlerini yapabilmekte. Bu projeyle birlikte basit bir şekilde bir RISC-V işlemcinin nasıl çalıştığını ve mimarisini öğrenmiş olduk. SystemVerilog dilinde kendimizi geliştirdik. Bir işlemcide Alu ve Instruction\_decorder tasarımını gerçekleştirdik. Bu işlemciyi test kodları ile sınadık ve doğru çalışıp çalışmadığını gözlemledik. İşlemcimiz testleri geçti ve başarıyla çalıştı.

## V. Proje Ekibi

**Evrim Arda KALAFAT**, 25.09.2001 yılında istanbulda doğdu. 2019 yılında Kadıköy Final Temel Lisesi'nden mezun oldu. Şu anda Fenerbahçe Üniversitesi Bilgisayar Mühendisliği bölümünde lisans eğitimi almakta. Bilgisayar Mühendisliği Bölüm Temsilciği yapmaktadır. C, C++ ve Pyhton dillerinde bilgili. Programlama, yapay zeka ve siber güvenlik ile ilgileniyor.

**Doğa TURAN**, 18.09.2001 yılında Gölcük'te dünyaya geldi. 2019 yılında Şehit Özcan Kan Fen Lisesi'nden mezun oldu. Fenerbahçe Üniversitesi'nde Endüstri Mühendisliği anadal ve Bilgisayar Mühendisliği ikinci ana dal olmak üzere lisans eğitimi almaktadır. C ve Pyhton dilleri hakkında donanımlıdır.

## VI. Referans Dosyalar

https://youtu.be/S0RCmj7MAG0

https://github.com/rhgod/RISC-V\_Project

## VII. Kaynaklar

- [1] Asanović, K., & Patterson, D. A. (2014). Instruction sets should be free: The case for risc-v. EECS Department, University of California, Berkeley, Tech. Rep. UCB/EECS-2014-146.
- [2] Waterman, A. S. (2016). Design of the RISC-V instruction set architecture (Doctoral dissertation, UC Berkeley).
- [3] Traber, A., Zaruba, F., Stucki, S., Pullini, A., Haugou, G., Flamand, E., ... & Benini, L. (2016, January). PULPino: A small single-core RISC-V SoC. In 3rd RISCV Workshop.
- [4] Sutherland, S., Davidmann, S., & Flake, P. (2006). SystemVerilog for Design Second Edition: A Guide to Using SystemVerilog for Hardware Design and Modeling. Springer Science & Business Media.