



Atividade: FSM + datapath

Data de entrega: 23/06/2026

Plataforma

A placa **DE1** da Terasic será utilizada como alvo de implementação. Os recursos relevantes são as chaves SW, botões KEY, displays de 7 segmentos (HEX3–HEX0), LEDs.


Restrições comuns a todas as atividades

- O datapath (arquivos .v) fornecido deve ser utilizado sem modificações estruturais
- Todos os valores operam em 10 bits sem sinal (0 a 1023)
- O banco de registradores é carregado externamente **antes** do sinal de início
- O sinal **início** dispara a execução da FSM
- O resultado deve ser exibido em **decimal** nos displays de 7 segmentos
- O projeto completo deve ser sintetizável no Quartus 13.0 ou superior para a FPGA Cyclone II (EP2C20F484C7)

Entregáveis obrigatórios para todas as atividades

1. Código-fonte Verilog comentado de todos os módulos
2. Diagrama de estados
3. Tabela de transição de estados
4. Tabela de saídas dos sinais de controle do datapath por estado
5. Demonstração funcional na placa DE1
6. Respostas às questões de análise específicas de cada atividade

Datapath:



Atividade 1 — Multiplicação por Somas e Deslocamentos

Objetivo

Projetar e implementar uma FSM que realize a multiplicação de dois inteiros de 10 bits sem sinal utilizando exclusivamente as operações de soma e deslocamento disponíveis no datapath fornecido.

Descrição

Estudar o algoritmo de multiplicação baseado em somas parciais e deslocamentos, identificar como mapeá-lo sobre o datapath disponível e projetar a FSM de controle correspondente. Os operandos devem ser carregados previamente no banco de registradores. Ao receber o sinal *início*, a FSM deve executar o algoritmo autonomamente e ao final apresentar o resultado nos displays de 7 segmentos.

Requisitos funcionais

- Os dois operandos devem ser carregados no banco de registradores antes do início
- A FSM deve iniciar mediante o sinal *início* (switch-button - SW) e sinalizar a conclusão via LED
- O resultado deve ser exibido em decimal nos displays HEX3–HEX0
- Caso o resultado exceda 10 bits, a condição de overflow deve ser indicada via LED
- O *clock* da máquina de estados será um push-button (KEY)
- Caso necessário implemente um *debounce* para o *clock*

Questões de análise

1. Quantos ciclos de clock são necessários para concluir a multiplicação no pior caso? E no melhor caso? O que determina essa diferença?
2. Qual é o maior produto representável com 10 bits? Que pares de operandos causam overflow e como a FSM trata essa situação?
3. Como o algoritmo se comporta quando um dos operandos é zero? A FSM trata esse caso corretamente?

Atividade 2 — Método das Diferenças Finitas — Polinômio de Grau 2

Objetivo

Projetar e implementar uma FSM que calcule os valores sucessivos de um polinômio de grau 2 utilizando o método das diferenças finitas, operando exclusivamente com somas sobre o datapath fornecido.

Descrição

O método das diferenças finitas permite calcular valores sucessivos de um polinômio usando apenas somas, após uma fase inicial de subtração para determinar as diferenças de cada ordem. Para um polinômio de grau 2, a segunda diferença é constante, e todos os valores seguintes são obtidos por dois acúmulos sucessivos a cada passo. Determine os valores iniciais dos coeficientes do polinômio a serem carregados no banco de registradores, projete a FSM de controle e implemente o sistema completo na placa DE1, exibindo os valores calculados sequencialmente nos displays.

Requisitos funcionais

- Os valores iniciais dos coeficientes do polinômio (a , b e c) devem ser carregados no banco de registradores antes do início.
- Ao receber o sinal **início**, a FSM deve em uma primeira fase, calcular o valor da constante (segunda diferença) e na segunda fase calcular e exibir os valores sucessivos do polinômio, um por vez, nos displays de 7 segmentos
- A quantidade de valores a calcular deve ser configurável via chaves SW antes do início
- Overflow deve ser sinalizado via LED
- O *clock* da máquina de estados será um push-button (KEY)
- Caso necessário implemente um *debounce* para o *clock*

Questões de análise

1. Como os valores iniciais carregados no banco de registradores são derivados dos coeficientes do polinômio? Demonstre um exemplo concreto.
2. Quantas operações de soma são realizadas a cada novo valor calculado? Compare com a avaliação direta do polinômio e discuta a vantagem do método.
3. O método das diferenças finitas introduz erro acumulado? Justifique considerando a aritmética inteira de 10 bits utilizada.