Laboratorio 6: LED con PS y PL, simulación de FFT y filtro FIR y consumo de potencia en la Arty Z7-20

Alumno: Ricardo Amiel Acuña Villogas

6 de noviembre de 2026

Resumen

Se implementó en la Arty Z7-20 un sistema que enciende LEDs desde la lógica programable (PL) y desde el procesador ARM (PS), se simularon los núcleos xFFT y FIR Compiler de AMD y se estimó el consumo de potencia de los tres diseños con Vivado 2025.2. El diseño del LED funcionó en la placa: dos LEDs responden al programa en C y dos a la lógica de la FPGA, con un uso menor al 1 % de los recursos. Se modificó la inyección de datos del ARM hacia la FPGA, de senoidal a una señal cuadrada; con los mismos datos y la misma configuración, el núcleo xFFT entregó solo armónicos impares con amplitudes en razón 1, 1/3 y 1/5, coincidiendo con numpy con un error de 0.02 %, y la IFFT reconstruyó la cuadrada. Se incluyen los diagramas de bloques de los tres sistemas y los diagramas de tiempo de las interfaces AXI4 Stream. La FFT de 1024 puntos ubicó el tono de 1 MHz en el índice 10 y la transformada inversa reconstruyó la entrada con una similitud de 0.99999. La potencia total estimada fue de 1.401 W para el LED, 1.532 W para la FFT y 1.498 W para el FIR; en los tres casos el PS7 consume cerca de 1.26 W, por lo que el costo propio de la lógica de procesamiento es de solo 7, 127 y 92 mW respectivamente.

Material complementario

- Repositorio con el código, los scripts y este informe: https://github.com/ricardoamiel/Arty-ZYNQ-7000---Laboratorio-6
- Video de la placa en funcionamiento: ver video en Drive
- Carpeta con todo el material del laboratorio: carpeta en Drive

1. Introducción

La Arty Z7-20 usa el SoC Zynq-7000 XC7Z020, que integra en un mismo chip un sistema de procesamiento (PS) con dos núcleos ARM Cortex A9 y una lógica programable (PL) equivalente a una FPGA Artix 7. El PS ejecuta software en C y la PL implementa hardware dedicado; ambos se comunican por los buses AXI. Esta división permite repartir una tarea de procesamiento de señales: la PL ejecuta en paralelo las operaciones costosas, como la FFT o un filtro FIR, y el PS controla, configura y almacena los resultados.

El arranque del Zynq sigue dos etapas. Primero la BootROM carga el FSBL, que configura el PS y programa el bitstream en la PL. Luego se ejecuta la aplicación, ya sea un programa standalone en C o un sistema Linux mediante U Boot. En este laboratorio se usa la ruta standalone, programada por JTAG, que es suficiente para controlar periféricos y probar núcleos de procesamiento sin un sistema operativo.

2. Objetivos

1. Diseñar un sistema que encienda LEDs desde la FPGA (PL) y desde el procesador (PS) de la Arty Z7-20.
2. Simular los núcleos de propiedad intelectual xFFT y FIR Compiler de AMD y verificar su respuesta.
3. Modificar la inyección de datos del ARM hacia la FPGA, de una señal senoidal a una señal cuadrada, y verificar la FFT y la IFFT calculadas por el núcleo.
4. Documentar los diagramas de bloques de Vivado y los diagramas de tiempo de las interfaces AXI4 Stream.
5. Estimar y analizar el consumo de potencia de los diseños implementados.

3. Materiales y herramientas

- Placa Digilent Arty Z7-20 (XC7Z020CLG400-1), cable micro USB y jumper JP4 en modo JTAG.
- Vivado ML Standard 2025.2 y Vitis Embedded Development 2025.2 en Ubuntu 24.04, con instalación mínima: solo la familia Zynq-7000 (descarga de 23 GB frente a los 163 GB de una instalación completa).
- Archivos de placa de Digilent (vivado-boards) para la Arty Z7-20.
- Python 3.12 con NumPy y Matplotlib para el posprocesamiento de la simulación.

3.1. Migración del proyecto del curso a Linux y Vivado 2025.2

Los scripts entregados por el docente fueron hechos para Windows y Vivado 2024.2. Para ejecutarlos en Ubuntu con la versión 2025.2 se hicieron los cambios de la Tabla 1; ninguno altera la configuración de los núcleos ni del diseño de bloques.

Cuadro 1: Adaptaciones hechas a los scripts del curso.

Problema	Solución
Los scripts de bloques se detienen si la versión no es 2024.2	La versión esperada se toma de la herramienta instalada; las versiones de los núcleos (xFFT 9.1, FIR 7.2, AXI DMA 7.1) no cambian en 2025.2
Rutas de Windows y llamadas a vivado.bat	entorno.sh ubica Vivado, Vitis y Python en cualquier instalación de Linux
Rutas con espacios cortadas por add_files y get_files	Las rutas se pasan como lista de Tcl
Board files instaladas dentro de Vivado	Se cargan desde la carpeta boards del proyecto con board.repoPaths
Simulación con interfaz gráfica obligatoria	Versión por lotes dsp_sim_batch.tcl y figuras vectoriales en Python
Memoria insuficiente al sintetizar con todos los núcleos	Se limitan los trabajos paralelos a 3 (variable VIVADO_JOBS)

4. Parte 1: encendido de LEDs con la FPGA y el procesador

4.1. Arquitectura

El diseño de bloques contiene el PS7 configurado con el preajuste de la placa, un AXI GPIO de 2 bits conectado al puerto maestro M_AXI_GP0 y un módulo RTL propio. La Figura 1 resume las conexiones.




Figura 1: Arquitectura del diseño: LD0 y LD1 los controla el procesador; LD2 y LD3 los controla solo la lógica programable.




Figura 2: Diseño de bloques generado en Vivado 2025.2: PS7, AXI Interconnect, AXI GPIO (gpio_ps), reinicio del procesador (rst_ps7_100M) y el módulo RTL pl_blink_0.




Figura 3: Diagrama de bloques del sistema LED exportado en formato vectorial desde Vivado.

4.2. Lógica programable (PL)

El módulo pl_blink divide el reloj FCLK0 de 100 MHz con un contador de 32 bits; cada 50 millones de ciclos invierte la salida, de modo que LD2 parpadea a 1 Hz sin intervención del procesador. LD3 copia directamente el estado del switch SW0.

Listing 1: Módulo pl_blink.v

```
// Parte PL: logica pura en la FPGA, sin intervencion del procesador.
// led[0] (LD2) parpadea a 1 Hz con un contador; led[1] (LD3) copia el switch SW0.
module pl_blink #(
    parameter integer CLK_HZ = 100_000_000
)(
    input wire clk,
    input wire sw,
    output wire [1:0] led
);
    localparam integer HALF = CLK_HZ / 2;
    reg [31:0] cnt = 0;
    reg q = 1'b0;
    always @(posedge clk) begin
        if (cnt == HALF - 1) begin
            cnt <= 0;
            q <= ~q;
        end else begin
            cnt <= cnt + 1;
        end
    end
    assign led[0] = q;
    assign led[1] = sw;
endmodule
```

4.3. Sistema de procesamiento (PS)

El programa standalone inicializa el AXI GPIO y escribe cada 500 ms un patrón de dos bits: LD0 cambia en cada iteración y LD1 cada dos, lo que forma un contador binario visible. Cada iteración se reporta por la UART a 115200 baudios.

Listing 2: Programa led_main.c

```
/* Parte PS: el procesador ARM Cortex A9 controla LD0 y LD1 por AXI GPIO. */
#include "xparameters.h"
#include "xgpio.h"
```

```c
#include "sleep.h"
#include "xil_printf.h"

#ifdef SDT
#define GPIO_ID XPAR_XGPIO_0_BASEADDR
#else
#define GPIO_ID XPAR_GPIO_0_DEVICE_ID
#endif

int main(void)
{
    XGpio leds;
    if (XGpio_Initialize(&leds, GPIO_ID) != XST_SUCCESS) {
        xil_printf("Error al iniciar AXI GPIO\r\n");
        return -1;
    }
    XGpio_SetDataDirection(&leds, 1, 0x0); /* canal 1, todo salida */

    xil_printf("Hola mundo desde el ARM Cortex A9 de la Arty Z7-20\r\n");
    xil_printf("LD0 y LD1 controlados por el procesador\r\n");
    u32 n = 0;
    while (1) {
        /* LD0 se enciende y apaga cada 500 ms; LD1 cambia cada 2 ciclos */
        u32 patron = (n & 1) | (((n >> 1) & 1) << 1);
        XGpio_DiscreteWrite(&leds, 1, patron);
        xil_printf("ciclo %d LD1 LD0 = %d%d\r\n", n, (patron >> 1) & 1, patron & 1);
        n++;
        usleep(500000);
    }
    return 0;
}
```

4.4. Flujo de implementación

1. Vivado crea el diseño de bloques, sintetiza, implementa y genera el bitstream y el archivo de plataforma sys_wrapper.xsa (script led_hw.tcl).

2. Vitis crea la plataforma standalone a partir del .xsa y compila la aplicación (create_vitis_led.py).

3. XSDB programa el bitstream, inicializa el PS con ps7_init y descarga el ejecutable al Cortex A9 (program.tcl).

Los tres pasos se ejecutaron por terminal con run_led.sh (hw, sw y prog). Las Figuras 4, 5 y 6 muestran el resultado en cada herramienta.




Figura 4: Resumen del proyecto en Vivado: placa Arty Z7-20, síntesis e implementación completas y bitstream generado.




Figura 5: Vitis Unified IDE 2025.2 con la plataforma artyZ720_led y la aplicación app_led compiladas.




Figura 6: Compilación de la aplicación y programación de la placa por JTAG con xsdb y hw_server 2025.2.

4.5. Resultados




Figura 7: Arty Z7-20 ejecutando el diseño. LD0 encendido por el procesador, LD2 encendido por el contador de la PL, LD3 apagado con SW0 abajo, LD12 (DONE) indica la FPGA configurada y el LED TX muestra la transmisión por la UART.

La consola serial (115200 baudios) muestra la secuencia que escribe el procesador, que coincide con lo observado en LD1 y LD0 (Figura 8).




Figura 8: Salida de la UART: el procesador recorre el contador de dos bits 00, 01, 10, 11 cada 500 ms.

El video de la placa en funcionamiento (ver enlaces en Material complementario) muestra el parpadeo de LD2 a 1 Hz independiente del contador del procesador y la respuesta de LD3 al switch SW0.

Cuadro 2: Recursos y tiempos del diseño del LED (Vivado, implementación).

Recurso	Usado	Disponible en XC7Z020
LUT	433	53200
Flip flops	572	106400
BRAM	0	140
DSP	0	220
WNS (holgura de setup)	3.249 ns	
WHS (holgura de hold)	0.060 ns	

El diseño usa menos del 1 % de la lógica disponible y cumple las restricciones de tiempo a 100 MHz, ya que ambas holguras son positivas. La mayor parte de las LUT y flip flops corresponden al AXI Interconnect y al AXI GPIO; el contador de pl_blink solo requiere 33 registros.

5. Parte 2: simulación de la FFT y del filtro FIR

5.1. Configuración de los núcleos

Cuadro 3: Parámetros principales de los núcleos simulados (dsp_sim.tcl).

Núcleo	Parámetro	Valor
xFFT 9.1	Longitud máxima / usada	2048 / 1024 puntos (configurable en ejecución)
	Arquitectura	Pipelined streaming I/O
	Datos de entrada / factores de fase	16 bits / 24 bits
	Orden de salida	Natural
	Reloj	100 MHz
FIR Compiler 7.2	Pasabanda	Coeficientes BPF.coe, 16 bits
	Hilbert	Coeficientes hilbert_0.coe
	Decimador	Factor 4, LPF_dec.coe
	Interpolador	Factor 4, LPF_int.coe
	Arquitectura	Systolic multiply accumulate

5.2. Estímulos

Para la FFT el testbench genera un tono complejo de 1 MHz muestreado a 100 MHz en un bloque de 1024 muestras; el resultado de la transformada directa entra a una segunda instancia configurada como transformada inversa. Para el FIR se inyectan 1024 muestras de ruido aleatorio, cuyo espectro plano permite observar la respuesta en frecuencia de cada filtro.

Con $f_s = 100$ MHz y $N = 1024$, la resolución en frecuencia es

$$\Delta f = \frac{f_s}{N} = \frac{100\ \text{MHz}}{1024} \approx 97.66\ \text{kHz},$$

por lo que el tono de 1 MHz debe aparecer cerca del índice $k = 1\ \text{MHz}/\Delta f \approx 10.24$.

5.3. Resultados de la FFT




Figura 9: Entrada, salida de la FFT directa y salida de la FFT inversa del núcleo xFFT.

La salida directa concentra la energía en el índice $k = 10$, que corresponde a $10 \cdot 97.66 \approx 976.6$ kHz, el bin más cercano a 1 MHz. Como el tono cae en $k = 10.24$ y no en un entero, parte de la energía se reparte en los bins vecinos $k = 11$ y $k = 9$ (magnitudes de 2869 y 1755 frente a 9076 en el pico); esta es la fuga espectral propia de una ventana rectangular. El núcleo escala la salida por $1/1024$ para evitar desbordes en sus 16 bits: la relación entre el pico del hardware y el de numpy.fft es 0.00098, es decir, exactamente $1/N$.

La transformada inversa recupera la señal original: su amplitud máxima es 10054 frente a 10000 en la entrada y la similitud normalizada entre ambas señales es 0.99999. La pequeña diferencia proviene del redondeo en aritmética de punto fijo dentro de las dos transformadas.

Cuadro 4: Verificación numérica de la FFT (datos de la simulación frente a numpy).

Magnitud	Valor
Índice del pico (hardware y numpy)	10
Bins vecinos con fuga	11 y 9
Escala del hardware respecto a numpy	$0.00098 \approx 1/1024$
Similitud entrada frente a IFFT	0.99999

5.4. Resultados del filtro FIR




Figura 10: Señal de entrada (ruido) al FIR Compiler.




Figura 11: Salida del filtro pasabanda.




Figura 12: Salida del interpolador.




Figura 13: Salida del decimador.




Figura 14: Salida del transformador de Hilbert (parte real e imaginaria).

5.5. Diagrama de bloques del sistema FIR

El sistema FIR del curso sigue la misma idea que el de la FFT: el AXI DMA lleva las muestras desde la DDR, un primer AXI4 Stream Switch las dirige a uno de los cuatro filtros (pasabanda, decimador, interpolador o Hilbert) y un segundo switch devuelve la salida elegida al DMA. Un AXI GPIO y un System ILA completan el diseño. Así, un solo bitstream permite probar los cuatro filtros desde el ARM cambiando solo la configuración de los switches.




Figura 15: Diagrama de bloques del sistema FIR exportado de Vivado 2025.2: AXI DMA, dos AXI4 Stream Switch y los cuatro FIR Compiler.

- Entrada: el ruido aleatorio tiene un espectro aproximadamente plano entre 0 y 50 MHz, por

lo que sirve para observar la respuesta de cada filtro.

- Pasabanda: conserva la banda centrada en 10 MHz; el 90 % de la energía de salida queda entre 6.9 y 13.1 MHz, y fuera de ella la atenuación es de unos 40 a 50 dB.
- Interpolador por 4: el filtro paso bajo elimina las imágenes espectrales que aparecen al insertar ceros; la salida conserva la banda baja hasta unos 10 MHz y atenúa el resto en más de 40 dB.
- Decimador por 4: filtra antes de submuestrear y la salida queda a 25 MHz con 256 muestras (1024 entre 4); su espectro ocupa de 0 a 12.5 MHz sin componentes plegadas visibles.
- Hilbert: entrega una parte real y una imaginaria desfasadas 90 grados para formar la señal analítica. Con ruido real a la entrada la supresión de frecuencias negativas medida es de solo 4.9 dB, porque el filtro solo actúa dentro de su banda de paso; con una señal de banda angosta el efecto sería más marcado.

6. Parte 3: FFT en el sistema PS y PL con señal cuadrada

6.1. Diagrama de bloques del sistema FFT

El diseño del curso conecta el procesador con el núcleo xFFT mediante un AXI DMA. El ARM escribe en la DDR la configuración y las muestras; el DMA las lee por el puerto HP0 y las entrega como flujo AXI4 Stream. Un AXI4 Stream Switch, controlado por el ARM, dirige ese flujo al canal de configuración del núcleo (a través de un convertidor de subconjunto que recorta la palabra a 24 bits) o al canal de datos. La salida de la FFT vuelve por el DMA a la DDR mediante el puerto HP1. Un System ILA observa la entrada y la salida del núcleo para depuración por JTAG.




Figura 16: Diagrama de bloques del sistema FFT exportado de Vivado 2025.2: PS7, AXI DMA, AXI4 Stream Switch, convertidor de subconjunto, xFFT 9.1 y System ILA.




Figura 17: Captura de la interfaz de Vivado con el diagrama de bloques del sistema FFT.

6.2. Modificación de la inyección de datos: de senoidal a cuadrada

La aplicación original del ARM generaba una señal compleja de barrido en frecuencia (chirp de 8 a 0 MHz) con amplitud 16000. Se reemplazó por una señal cuadrada real de la misma amplitud, con periodo de 64 muestras, es decir $f_0 = 100\ \text{MHz}/64 = 1.5625\ \text{MHz}$. Con $N = 2048$ el periodo cabe un número entero de veces (32), por lo que la fundamental cae exactamente en el bin $k_0 = 32$ sin fuga espectral.

Listing 3: Función que genera la señal cuadrada en xfft_main.c

```
/* Señal cuadrada real: +A durante medio periodo y -A el otro medio; parte imaginaria cero.
 * Su espectro solo tiene armónicos impares en k = N/P * (2m+1) con amplitud proporcional a 1/(2m+1)
      . */
void init_tx_buffer_square(u8 *TxBufferPtr, int Nlen)
{
    int idx;
    int16_t re, im = 0;
    for (idx = 0; idx < Nlen; idx++) {
        re = ((idx % SQ_PERIODO) < (SQ_PERIODO / 2)) ? SQ_AMPLITUD : -SQ_AMPLITUD;
        TxBufferPtr[4 * idx + 0] = (u8)(re & 0xFF);
        TxBufferPtr[4 * idx + 1] = (u8)((re >> 8) & 0xFF);
        TxBufferPtr[4 * idx + 2] = (u8)(im & 0xFF);
        TxBufferPtr[4 * idx + 3] = (u8)((im >> 8) & 0xFF);
    }
}
```

Además se corrigieron tres detalles del programa original que afectaban la lectura de resultados:

- La salida de la IFFT se escribía sobre el buffer de entrada; ahora tiene su propio buffer en 0x10500000, de modo que entrada, FFT e IFFT quedan disponibles en la DDR.
- El puntero a la palabra de configuración nunca se inicializaba y apuntaba a la dirección 0; ahora apunta a una variable alineada.
- La espera del DMA terminaba cuando acababa cualquiera de los dos canales; ahora espera el canal que corresponde a cada etapa antes de leer el resultado.

6.3. Verificación con los mismos datos del ARM

Para verificar el cálculo de la FPGA se creó el testbench xfft_square_tb, que entrega al núcleo exactamente la misma secuencia que genera init_tx_buffer_square, con la misma palabra de configuración: 2048 puntos, dirección directa y esquema de escalamiento 0x6AA para la FFT, y escalamiento nulo para la IFFT. El núcleo se simula con su modelo de comportamiento, que reproduce el cálculo en punto fijo del hardware.




Figura 18: Señal cuadrada inyectada, magnitud de la FFT calculada por el núcleo frente a numpy y reconstrucción con la IFFT.

Una cuadrada de amplitud A solo contiene armónicos impares, con amplitud proporcional a $1/m$:

$$x(t) = \frac{4A}{\pi} \sum_{m=1,3,5,\ldots} \frac{1}{m} \sin(2\pi m f_0 t) \quad \Rightarrow \quad |X[mk_0]| \approx \frac{2A}{\pi m} \text{ (con la escala } 1/N \text{ del núcleo).}$$

Cuadro 5: Magnitud de la FFT en los primeros armónicos (A = 16000).

m	k	f (MHz)	Teoría $2A/(\pi m)$	numpy escalado	Núcleo xFFT
1	32	1.5625	10186	10191.2	10191.2
2	64	3.1250	0	0	0
3	96	4.6875	3395	3408.0	3408.7
4	128	6.2500	0	0	0
5	160	7.8125	2037	2058.0	2058.4

El núcleo coincide con numpy con un error máximo relativo de 0.02 %, producto del redondeo en punto fijo. El esquema 0x6AA escala la salida por $1/2048 = 1/N$, lo que evita el desborde de los 16 bits. Las pequeñas diferencias frente a la teoría continua se deben al solapamiento de los armónicos superiores en una señal muestreada. La IFFT sin escalamiento devuelve la cuadrada original con amplitud máxima de 16006 y similitud normalizada de 1.000000.

6.4. Diagramas de tiempo

Los diagramas se obtuvieron del volcado VCD de la simulación. Todas las interfaces usan AXI4 Stream a 100 MHz: una muestra se transfiere en cada flanco de subida de aclk en que tvalid y tready valen 1 a la vez.




Figura 19: Diagrama de tiempo completo: configuración del núcleo, trama de entrada de 2048 muestras, salida de la FFT y salida de la IFFT.




Figura 20: Inicio de la trama de entrada: el núcleo mantiene tready en 1 y acepta una muestra por ciclo; el bus de datos alterna entre 16000 y menos 16000 cada 32 muestras.




Figura 21: Fin de la trama de entrada: tlast se activa con la muestra 2048 y marca el fin de la trama.




Figura 22: Visor de ondas de Vivado 2025.2 con la simulación completa: interfaz de configuración, salida de la FFT directa (partes real e imaginaria en formato analógico), salida de la FFT inversa y señal de entrada.



Figura 23: Visor de ondas de Vivado ampliado al inicio: pulsos de configuración de la FFT (0x0D550B: 2048 puntos, dirección directa, escalamiento 0x6AA) y de la IFFT (0x00000B), y entrada que pasa de 0x3E80 (16000) a 0xC180 (menos 16000) tras 32 muestras.

Cuadro 6: Tiempos medidos en la simulación.

Evento	Tiempo
Primera muestra de entrada	385 ns
Duración de la trama de entrada (2048 ciclos de 10 ns)	20.48 µs
Primera muestra de salida de la FFT	42.6 µs
Primera muestra de salida de la IFFT	84.8 µs

La arquitectura pipelined streaming procesa una trama mientras recibe la siguiente, pero la salida en orden natural exige esperar a que llegue la trama completa y reordenar los resultados; por eso la FFT empieza a entregar datos unos 21.7 µs después de terminar la entrada, del orden de una trama adicional. La IFFT, conectada en cascada, repite el mismo retardo. Con ambos núcleos ocupados, el sistema puede sostener una muestra por ciclo, es decir 100 millones de muestras por segundo.

6.5. Ejecución en la placa

El bitstream del sistema FFT y la aplicación con la señal cuadrada quedaron compilados con Vivado y Vitis 2025.2. El script fft_placa.sh graba la placa, ejecuta el programa en el ARM, lee de la DDR los tres buffers con xsdb y genera la misma figura con datos reales. La ejecución en la placa queda pendiente porque la Arty Z7-20 no estuvo disponible al cierre de este informe; la verificación del cálculo se hizo con los mismos datos y la misma configuración mediante simulación.

7. Parte 4: consumo de potencia

7.1. Metodología

La potencia se estimó con report_power de Vivado sobre cada diseño implementado, con las condiciones por defecto (temperatura ambiente de 25 °C y actividad de conmutación vectorless de 12.5 %). La potencia total se divide en estática, debida a las corrientes de fuga del chip, y dinámica, proporcional a la frecuencia y a la actividad:

$$P_{din} = \alpha\, C\, V^2 f,$$

donde α es el factor de actividad, C la capacitancia conmutada, V la tensión de alimentación y f la frecuencia de reloj.

7.2. Resultados

Cuadro 7: Recursos usados por cada diseño implementado (XC7Z020).

Recurso	LED	FFT	FIR
LUT (de 53200)	433 (0.8 %)	7660 (14.4 %)	6265 (11.8 %)
Flip flops (de 106400)	572 (0.5 %)	11736 (11.0 %)	11474 (10.8 %)
BRAM (de 140)	0	17 (12.1 %)	8.5 (6.1 %)
DSP (de 220)	0	20 (9.1 %)	57 (25.9 %)

Cuadro 8: Resumen de potencia estimada por Vivado (report_power).

Parámetro	LED (PS + PL)	FFT (xFFT + DMA)	FIR (4 filtros + DMA)
Potencia total en chip (W)	1.401	1.532	1.498
Potencia dinámica (W)	1.263	1.393	1.358
Potencia estática (W)	0.137	0.139	0.141
Temperatura de unión (°C)	41.2	42.7	42.3

Cuadro 9: Potencia dinámica por componente (W).

Componente	LED (PS + PL)	FFT (xFFT + DMA)	FIR (4 filtros + DMA)
Clocks	0.003	0.042	0.038
Slice Logic	<0.001	0.021	0.006
Signals	0.001	0.026	0.010
Block RAM	0	0.021	0.003
DSPs	0	0.018	0.034
I/O	0.002	0	<0.001
PS7 (procesador)	1.256	1.266	1.266

Cuadro 10: Potencia dinámica atribuible solo a la lógica programable (dinámica total menos PS7).

	LED (PS + PL)	FFT (xFFT + DMA)	FIR (4 filtros + DMA)
PL dinámica (W)	0.007	0.127	0.092

7.3. Análisis

1. El PS7 domina el consumo. En los tres diseños el procesador aporta entre 1.256 y 1.266 W, más del 90 % de la potencia total. Esa cifra incluye los dos núcleos Cortex A9, la memoria DDR3 y los periféricos fijos, y se mantiene casi igual porque la configuración del PS es la misma en todos los casos.

2. La lógica del LED es casi gratuita. El contador y el AXI GPIO agregan solo 7 mW de potencia dinámica; la potencia estática de 0.137 W existe aunque la lógica no conmute.

3. La FFT es el diseño de PL más costoso (127 mW). Necesita 17 bloques BRAM para guardar los datos y los factores de fase de 2048 puntos, y su reloj llega a muchos más registros; por eso Clocks, Signals y Block RAM superan a los del FIR.

4. El FIR usa más DSP pero consume menos (92 mW). Sus cuatro filtros ocupan 57 DSP (26 % del chip) en estructura sistólica, y los DSP son bloques de multiplicación dedicados más eficientes que la lógica general; además necesita la mitad de BRAM que la FFT.

5. La temperatura de unión se mantiene entre 41 y 43 °C, muy por debajo del límite, con un margen de temperatura ambiente cercano a 68 °C.

6. Los diseños de la FFT y del FIR incluyen el DMA y un System ILA para depuración por JTAG; el ILA usa BRAM y lógica que no serían necesarias en un diseño final, así que su consumo real sería algo menor.

Para reducir el consumo se puede: bajar la frecuencia de FCLK0 o de los procesadores cuando la tarea lo permita, ya que la potencia dinámica es proporcional a f; deshabilitar los periféricos del

PS que no se usan (USB, Ethernet, SD); retirar el ILA de la versión final; y reducir el ancho de los datos o la longitud máxima de la FFT a lo estrictamente necesario, lo que disminuye BRAM, DSP y capacitancia conmutada. Las cifras son estimaciones vectorless con actividad por defecto, con nivel de confianza alto en la implementación pero no medidas en la placa.

8. Conclusiones

1. El Zynq permite controlar el mismo tipo de periférico desde dos dominios: los LEDs de la PL funcionan sin software y con tiempo exacto, mientras que los del PS se controlan con un programa en C a través del bus AXI; ambos convivieron en la placa sin interferencia.

2. Los núcleos xFFT y FIR Compiler responden según lo esperado: la FFT ubica el tono en el bin correcto, muestra la fuga espectral prevista para un tono fuera de bin y la IFFT reconstruye la señal; cada filtro FIR moldea el espectro del ruido según su tipo.

3. Al cambiar la señal inyectada por el ARM a una cuadrada de 64 muestras por periodo, la FFT de 2048 puntos ubicó la fundamental en $k = 32$ y los armónicos impares en $k = 96$ y 160 con amplitudes en razón $1/m$, mientras los armónicos pares fueron nulos, tal como predice la serie de Fourier. Los diagramas de tiempo muestran el protocolo AXI4 Stream a una muestra por ciclo y un retardo de unos 22 µs entre el fin de la trama de entrada y el inicio de la salida.

4. El consumo está dominado por el procesador (cerca de 1.26 W); la lógica de procesamiento añade entre 7 y 127 mW según el diseño, por lo que mover cálculos intensivos a la PL tiene un costo energético bajo frente al del PS.

5. La instalación mínima de Vivado y Vitis 2025.2, limitada a la familia Zynq 7000, fue suficiente para todo el laboratorio y redujo la descarga de 163 GB a 23 GB.

Referencias

[1] AMD, Zynq 7000 SoC Technical Reference Manual (UG585).

[2] AMD, Fast Fourier Transform LogiCORE IP Product Guide (PG109).

[3] AMD, FIR Compiler LogiCORE IP Product Guide (PG149).

[4] AMD, Vivado Design Suite User Guide: Power Analysis and Optimization (UG907).

[5] Digilent, Arty Z7 Reference Manual.