

Universidad Nacional Autonoma de Mexico
Facultad de estudios superiores Cuautitlán

Actividad 1

Profesor: Jose Luis Barbosa Pacheco

Alumno: Flores Hinojosa Ricardo



Resumen

El siguiente documento detalla la integración y diseño de un sistema basado en el microprocesador Z80. El diseño abarca la definición del mapa de memoria (EEPROM y SRAM) y puertos de comunicación paralela, finalizando con la implementación de rutinas a nivel ensamblador para la interacción con el usuario mediante la lectura, validación y conteo de caracteres alfanuméricos.

Introducción

A pesar del tiempo transcurrido desde su creación, el microprocesador Z80 se mantiene como una herramienta académica e industrial clave para comprender el diseño de arquitecturas computacionales a nivel de registros y buses. Este escrito fundamenta el funcionamiento del hardware propuesto, el papel de las memorias de almacenamiento y los periféricos de interfaz, consolidando el trabajo en un esquema electrónico y analizando los resultados del código ejecutable.

Funcionamiento del sistema

● Microprocesador

El Z80 es una CPU de 8 bits equipada con un bus de direcciones de 16 bits, lo que le permite controlar de forma nativa hasta 64 KB de memoria y 256 puertos de E/S. El funcionamiento en este diseño recae en la sincronización de las señales del bus de control, principalmente $\sim$ MREQ para direccionar dispositivos de memoria, $\sim$ IORQ para la activación de periféricos, y las líneas $\sim$ RD / $\sim$ WR para indicar operaciones de lectura o escritura de datos.

● Memorias

El sistema consta de dos bloques de memoria de 16 KB cada uno. La memoria no volátil EEPROM inicia en la dirección 0000h y se utiliza para almacenar permanentemente las instrucciones y textos (código ensamblador ensamblado). La memoria volátil SRAM, mapeada lógicamente a partir de la dirección C000h mediante decodificación, almacena los datos transitorios, tales como el buffer de caracteres de entrada y el seguimiento de la pila del sistema.

● Interfaz para periféricos

Para lograr una comunicación efectiva en paralelo, se configuran puertos mapeados en memoria o en el espacio de E/S (a partir de la dirección 40h). En diseños compatibles se suele utilizar el Z80 PIO (Parallel Input/Output), el cual permite configurar puertos bidireccionales con control de "handshake" controlado por interrupciones, facilitando la interfaz para un teclado matricial o el controlador de una pantalla LCD.

Diseño del sistema

El diagrama electrónico estructura la conexión del bus de datos (D0-D7) de forma bidireccional entre la CPU, las memorias y los controladores de puerto. El bus de direcciones (A0-A15) ataca las memorias para localizar bytes específicos y retroalimenta la lógica de decodificación (basada en el integrado 74LS138) que genera las habilitaciones ($\sim CS$) para asegurar que nunca existan conflictos en el bus de datos cuando la CPU cambia del espacio de EEPROM a SRAM o hacia los registros de los periféricos.

Análisis de los resultados

La lógica generada en el código ensamblador demuestra que el hardware es capaz de interpretar los estados de los puertos periféricos e implementar una validación robusta. Al cargar las direcciones base, la CPU lee bytes individuales, utiliza las instrucciones lógicas de comparación (CP) y desvío condicional (JR C, JR Z) para filtrar la información en tiempo real, bloqueando eficazmente cualquier carácter distinto al alfabeto y registrando de manera aislada los espacios para asegurar un conteo preciso únicamente de los grafemas del nombre.

Conclusión

El desarrollo integral de este sistema Z80 evidencia que la abstracción entre hardware y software es estrecha. Diseñar correctamente la circuitería lógica para el mapeo de memoria y periféricos es tan crítico como estructurar limpiamente el código ensamblador. El correcto direccionamiento de los buses

garantiza que el programa pueda interactuar con el entorno de manera controlada y sin fallos de desbordamiento en memoria volátil.

Referencias

ZiLOG, Inc. (2001). Z80 Family CPU Peripherals User Manual (UM008101-0601).
San Jose, CA.