DCC007 – Organização de Computadores II

Aula 9 – Superescalar 3 Scoreboarding

Prof. Omar Paranaiba Vilela Neto



Introdução

 Processadores estudados até aqui estão limitados a CPI ≥ 1

- Processadores superescalares permitemCPI < 1
 - Executam múltiplas instruções em paralelo

- Tipos de processadores superescalares
 - In-order
 - Out-of-order

Introdução




Reorder Buffer, and Store Buffer


Name	Frontend	Issue	Writeback	Commit	
14	Ю	Ю	Ю	Ю	Fixed Length Pipelines Scoreboard
1202	Ю	Ю	000	000	Scoreboard
1201	Ю	Ю	000	10	Scoreboard, Reorder Buffer, and Store Buffer
103	Ю	000	000	000	Scoreboard and Issue Queue
1021	10	000	000	10	Scoreboard, Issue Queue,

IO – In-order OOO – Out-of-Order

Motivação


```
0 MUL R1, R2, R3
1 ADDIU R11,R10,1
2 MUL R5 R1, R4
3 MUL R7, R5 R6
4 ADDIU R12,R11,1
5 ADDIU R13,R12,1
6 ADDIU R14,R12,2
```





- Duas sequências independentes
 - Permite flexibilizar a ordem em que instruções são planejadas
- Estaticamente em Software
- Dinamicamente em Hardware


Processador 14



ARF R W

SB R/W W





1

18


D: Qual instrução em Decode.

I: Qual instrução em Disparo.

0 a 4: Onde está o dado no pipeline da Unidade Funcional.

Vermelho: Dado está disponível.

Processador 1202



ARF R

SB R R/W


W

```
0 MUL
                  R1, R2, R3 F
                               D I Y0 Y1 Y2 Y3 W
           1 ADDIU R11,R10,1
                                        X0 W
                               F D
                                     Ι
           2 MUL
                  R5, R1, R4
                                  F
                                    D
                                        Ι
                                              I Y0 Y1 Y2 Y3 W
           3 MUL
                  R7, R5, R6
                                        D
                                                      I I Y0 Y1 Y2 Y3 W
           4 ADDIU R12,R11,1
                                        F
                                           F
                                                 D
                                                    D
                                                         D
                                                            Ι
                                                              X0 W
                                                      D
                                                   F
                                                 F
                                                     F F
           5 ADDIU R13,R12,1
                                                            D
                                                               I X0 W
           6 ADDIU R14,R12,2
                                                            F
                                                               D
                                                                 I I X0 W
                                   Dest Regs
Cyc
     DΙ
                   4 3 2 1 0
1
     0
2
     1 0
3
     2 1
4
                     1
5
                        1
6
     3 2
7
                   1
8
                     1
9
                        1
10
     4 3
11
     5 4
                   1
     6 5
12
                     1 🔲
13
14
       6
15
                          1 1
16
                            1
17
18
```

Problema com exceção


Limits certain types of exceptions.

Processador I20I



- PRF(Physical Register File): Future File É especulativo: valores podem ser descartados.
- ROB (Reorder Buffer): Garante a escrita dos valores em ordem, mesmo que calculados fora de ordem.
- FSB (Finished Store Buffer): Faz a escrita da memória ocorrer mais tarde.

Processador I201



ARF			W
SB	R/W	W	
PRF	R	W	
ROB	R/W	W R	/W
FSB		W R	/W

Reorder Buffer Básico

State	S	ST	V	Preg
Р	1			
F	1			
Р	1			
Р				
F				
Р				
Р				

State: (Free, Pending, Finished)


S: especulativo;

ST: Store bit;

V: Physical Register File Specifier Valid;

Preg: Physical Register File Specifier

Reorder Buffer Básico



State: (Free, Pending, Finished)

S: especulativo;

ST: Store bit;

V: Physical Register File Specifier Valid;

Preg: Physical Register File Specifier


O estágio commit espera a instrução do início terminar.

Finished Store Buffer Básico



- Só necessita de uma entrada se suportamos apenas uma instrução de memória por vez.
- Entrada única de FSB faz alocação trivial.
- Se dermos suporte a mais de uma instrução de memória por vez, temos que nos preocupar com endereços (e encaminhamentos) de load/store.

```
0 MUL
       R1, R2, R3 F
                     D I Y0 Y1 Y2 Y3 W C
1 ADDIU R11,R10,1
                        D
2 MUL
       R5, R1, R4
                        F
                           D
                                       Y0 Y1 Y2 Y3 W C
3 MUL
       R7, R5, R6
                              D
                                                  Y0 Y1 Y2 Y3 W C
4 ADDIU R12,R11,1
                                 F
                              F
                                                      X0 W r
                                                                    C
                                                      I X0 W r
5 ADDIU R13,R12,1
                                                                       C
6 ADDIU R14,R12,2
                                                   F
                                                      D
                                                        ΙI
                                                              X0 W
                                                                          C
```



Problema com exceção

Não ocorreu o commit, logo o estado da máquina pode ser recuperado pelo ARF e PRF.

Tratamento da exceção

O que ocorre com branches?

```
Option 2
0 BEQZ R1, target F D I X0 W C
                                     Mata as instruções assim que branch
1 ADDIU R11,R10,1 F D I X0 /
2 ADDIU R5, R1, R4 F D I /
3 ADDIU R7, R5, R6 F D / -
                                   finaliza (commit)
3 ADDIU R7, R5, R6
T ADDIU R12,R11,1
                         F D I . . .
Option 1
0 BEQZ R1, target F D I X0 W C
1 ADDIU R11,R10,1 F D I -
                                     Mata as instruções imediatamente
2 ADDIU R5, R1, R4 F D -
3 ADDIU R7, R5, R6
                         F D I . . .
T ADDIU R12,R11,1
Option 3
0 BEQZ R1, target F D I X0 W C
                                         Mata as instruções apenas no
1 ADDIU R11,R10,1 F D I X0 W /
2 ADDIU R5, R1, R4 F D I X0 W /
                                         commit
3 ADDIU R7, R5, R6
T ADDIU R12,R11,1
                         F D I X0 W C
```

O que ocorre com branches?

```
Eficiência
                                                                 Complexidade
Option 2
0 BEQZ R1, target F D I
                                            Intermediário
                                                                  Intermediário
1 ADDIU R11,R10,1
                  F D I X0 /
2 ADDIU R5, R1, R4
3 ADDIU R7, R5, R6
T ADDIU R12,R11,1
Option 1
0 BEQZ R1, target F
                  FDI-
1 ADDIU R11,R10,1
                                            Mais eficiente
                                                                 Mais complexo
2 ADDIU R5, R1, R4
3 ADDIU R7, R5, R6
T ADDIU R12,R11,1
                          F D I . . .
Option 3
0 BEQZ R1, target F
                                                                      Menos
                                           Menos eficiente
1 ADDIU R11,R10,1
                                                                    complexo
2 ADDIU R5, R1, R4
                     F D I X0W /
3 ADDIU R7, R5, R6
T ADDIU R12,R11,1
                                 X0 W
```

Evitando stall em miss de Store




CSB – Committed Store Buffer

With Retire Stage


```
0 OpA F D I X0 W C
1 SW F D I S0 W C R R R
2 OpB F D I X0 W C
3 OpC F D I X W C
4 OpD F D I X W C
```

Processador IO3



• IQ (Issue Queue): Dispara as instruções fora de ordem.

Processador IO3



Issue Queue Básico



Op: Opcode

Imm: Imediato

S: bit especulativo


V: Válido (Existe no Src e Dest)


P: Pendente

Instrução Pronta = (!VSrc0 || !PSrc0) && (! VSrc1 || !PSrc1) && Sem Hazard Estrutural

Para alto desempenho: Considerar encaminhamentos

Issue Queue Centralizado vs Distribuído





Centralizado

Distribuído

Scoreboard Avançado

Data Avail.

	P	4	3	2	1	0
R1						
R2						
R3						
R31						

P: Pendente (Escrita a caminho)


Data Avail.: Onde está o dado no
pipeline e em qual unidade funcional?

- Data Avail. Agora contém o identificador da Unidade Funcional;
- Um valor **não vazio na coluna zero** significa que a Unidade Funcional está na fase **write back**;
- Dados em Data Avail. **Deslocam para a direita**.


```
8 9 10 11 12 13 14 15
0 MUL
       R1, R2, R3 F
                           Y0 Y1 Y2 Y3 W
1 ADDIU R11,R10,1
                            X0 W
                        F
2 MUL
       R5, R1, R4
                          D
                                      Y0 Y1 Y2 Y3 W
                          F
3 MUL
       R7, R5, R6
                                                 Y0 Y1 Y2 Y3 W
4 ADDIU R12,R11,1
5 ADDIU R13,R12,1
                                            X0 W
6 ADDIU R14,R12,2
                                                  I X0 W
                Em fase de espera no IQ
```

Hazard Estrutural


```
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
      R1, R2, R3 F D I Y0 Y1 Y2 Y3 W
0 MUL
1 ADDIU R11,R10,1 F D I X0 W
2 MUL
      R5, R1, R4
                     F D i
                               I Y0 Y1 Y2 Y3 W
      R7, R5, R6
3 MUL
                       F D i
                                         I Y0 Y1 Y2 Y3 W
4 ADDIU R12,R11,1
                          F
                            D i I X0 W
                              D i I X0 W
5 ADDIU R13,R12,1
                            F
6 ADDIU R14,R12,2
                               F D i
                                            I X0 W
```




OP	Imm	S	V	Dest	V	P	Src0	V	P	Src0	
0	X	0	1	R1	1	0	R2	1	0	R3	




OP	Imm	S	V	Dest	V	P	Src0	V	P	Src0	
0	X	0	1	R1	1	0	R2	1	0	R3	
1	1	0	1	R11	1	0	R10	0	X	X	




OP	Imm	S	V	Dest	V	P	Src0	V	P	Src0	
0	X	0	1	R1	1	0	R2	1	0	R3	
1	1	0	1	R11	1	0	R10	0	X	X	
2	X	0	1	R5	1	1	R1	1	0	R4	




OP	Imm	S	V	Dest	V	P	Src0	V	P	Src0	
0	X	0	1	R1	1	0	R2	1	0	R3	
1	1	0	1	R11	1	0	R10	0	X	X	
2	X	0	1	R5	1	1	R1	1	0	R4	
3	X	0	1	R7	1	1	R5	1	0	R6	




	_	_									
OP	Imm	S	V	Dest	V	P	Src0	V	P	Src0	
0	X	0	1	R1	1	0	R2	1	0	R3	
1	1	0	1	R11	1	0	R10	0	X	X	
2	X	0	1	R5	1	1	R1	1	0	R4	
3	X	0	1	R7	1	1	R5	1	0	R6	
4	1	0	1	R12	1	0	R11	0	X	X	




OP	Imm	S	V	Dest	V	P	Src0	V	P	Src0	
0	X	0	1	R1	1	0	R2	1	0	R3	
1	1	0	1	R11	1	0	R10	0	X	X	
2	X	0	1	R5	1	0	R1	1	0	R4	
3	X	0	1	R7	1	1	R5	1	0	R6	
4	1	0	1	R12	1	0	R11	0	X	X	
5	1	0	1	R13	1	1	R12	0	X	X	



OP	Imm	S	V	Dest	V	P	Src0	V	P	Src0	
0	X	0	1	R1	1	0	R2	1	0	R3	
1	1	0	1	R11	1	0	R10	0	X	X	
2	X	0	1	R5	1	0	R1	1	0	R4	
3	X	0	1	R7	1	1	R5	1	0	R6	
4	1	0	1	R12	1	()	R11	0	X	X	
5	1	0	1	R13	1	1	R12	0	X	X	
6	2	0	1	R14	1	1	R12	0	X	X	



OP	Imm	S	V	Dest	V	P	Src0	V	P	Src0
0	X	0	1	R1	1	0	R2	1	0	R3
1	1	0	1	R11	1	0	R10	0	X	X
2	X	0	1	R5	1	0	R1	1	0	R4
3	X	0	1	R7	1	1	R5	1	0	R6
4	1	0	1	R12	1	()	R11	0	X	X
5	1	0	1	R13	1	0	R12	0	X	X
6	2	0	1	R14	1	0	R12	0	X	X



OP	Imm	S	V	Dest	V	P	Src0	V	P	Src0	
0	X	0	1	R1	1	0	R2	1	0	R3	
1	1	0	1	R11	1	0	R10	0	X	X	
2	X	0	1	R5	1	0	R1	1	0	R4	
3	X	0	1	R7	1	1	R5	1	0	R6	
4	1	0	1	R12	1	0	R11	0	X	X	
5	1	0	1	R13	1	0	R12	0	X	X	
6	2	0	1	R14	1	0	R12	0	X	X	
	2	0	1	R14	1	0	R12	0	X	X	


	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
0 MUL R1, R2, R3	F	D	Ι	Y Ø	Y1	Y2	Υ3	W								
1 ADDIU R11,R10,1		F	D	Ι	X 0	W										
2 MUL R5, R1, R4			F	D	i		Ι	Y Ø	Y1	Y2	Υ3	W				
3 MUL R7, R5, R6				F	D	i					Ι	Υ0	Y1	Y2	Υ3	W
4 ADDIU R12,R11,1					F	D	i	Ι	X 0	W						
5 ADDIU R13,R12,1						F	D	i	Ι	X 0	W					
6 ADDIU R14,R12,2							F	D	i			Ι	X 0	W		

OP	Imm	S	V	Dest	V	P	Src0	V	P	Src0	
0	X	0	1	R1	1	0	R2	1	0	R3	
1	1	0	1	R11	1	0	R10	0	X	X	
2	X	0	1	R5	1	0	R1	1	0	R4	
3	X	0	1	R7	1	0	R5	1	0	R6	
4	1	0	1	R12	1	0	R11	0	X	X	
5	1	0	1	R13	1	0	R12	0	X	X	
6	2	0	1	R14	1	0	R12	0	X	X	

	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
0 MUL R1, R2, R3	F	D	Ι	Y Ø	Y1	Y2	Υ3	W								
1 ADDIU R11,R10,1		F	D	Ι	X 0	W										
2 MUL R5, R1, R4			F	D	i		Ι	Y Ø	Y1	Y2	Υ3	W				
3 MUL R7, R5, R6				F	D	i					Ι	Y0	Y 1	Y2	Y 3	W
4 ADDIU R12,R11,1					F	D	i	Ι	X 0	W						
5 ADDIU R13,R12,1						F	D	i	Ι	X 0	W					
6 ADDIU R14,R12,2							F	D	i			Ι	X Ø	W		

OP	Imm	S	V	Dest	V	P	Src0	V	P	Src0	
0	X	0	1	R1	1	0	R2	1	0	R3	
1	1	0	1	R11	1	0	R10	0	X	X	
2	X	0	1	R5	1	0	R1	1	0	R4	
3	X	0	1	R7	1	0	R5	1	0	R6	
4	1	0	1	R12	1	0	R11	0	X	X	
5	1	0	1	R13	1	0	R12	0	X	X	
6	2	0	1	R14	1	0	R12	0	X	X	

```
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
0 MUL
       R1, R2, R3 F D I
                        Y0 Y1 Y2 Y3 W
1 ADDIU R11,R10,1
                        I X0 W
                     D
                     F D i
2 MUL
      R5, R1, R4
                                I Y0 Y1 Y2 Y3 W
3 MUL
       R7, R5, R6
                        F D i
                                           I Y0 Y1 Y2 Y3 W
                           F
                               i I X0 W
4 ADDIU R12,R11,1
                             D
5 ADDIU R13,R12,1
                                D i
                                     I X0 W
                              F
6 ADDIU R14,R12,2
                                F
                                  Dі
                                             I X0 W
```




Assuma todas instruções em IQ

```
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
0 MUL
      R1, R2, R3 F D i
                                    I Y0 Y1 Y2 Y3 W
1 ADDIU R11,R10,1 F D i
                                       I X0 W
2 MUL R5, R1, R4 F D i
                                              I Y0 Y1 Y2 Y3 W
3 MUL R7, R5, R6
                      F D i
                                                        I Y0 Y1 Y2 Y3 W
4 ADDIU R12,R11,1
                        F D i
                                         I X0 W
5 ADDIU R13,R12,1
                           F D i
                                                I X0 W
6 ADDIU R14,R12,2
                             F D i
                                                   I X0 W
```

O desempenho melhora?

Processador IO2I





```
3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19
0 MUL
       R1, R2, R3 F
                   D I
                        Y0 Y1 Y2 Y3 W
1 ADDIU R11,R10,1
                    F
                      D I X0W r
       R5, R1, R4
2 MUL
                      F D i
                                 I Y0 Y1 Y2 Y3 W C
       R7, R5, R6
3 MUL
                         F D i
                                            Τ
                                              Y0 Y1 Y2 Y3 W C
                                                               C
4 ADDIU R12,R11,1
                            F
                              D i I X0W r
                              F
                                                                  C
5 ADDIU R13,R12,1
                                 D i I X0W r
6 ADDIU R14,R12,2
                                 F D i
                                               I X0 W r
                                                                     C
```

E se pudermos disparar 2 ao mesmo tempo?

```
0 MUL
       R1, R2, R3 F
                    D I Y0 Y1 Y2 Y3 W C
1 ADDIU R11,R10,1
                    F D
                         I X0 W
2 MUL
       R5, R1, R4
                       F
                         Dі
                                  I Y0 Y1 Y2 Y3 W C
       R7, R5, R6
                          F D
                               i
                                             Τ
                                                Y0 Y1 Y2 Y3 W C
3 MUL
4 ADDIU R12,R11,1
                            F
                               D i I X0W r
                                                                 C
5 ADDIU R13,R12,1
                                       I X0 W
6 ADDIU R14,R12,2
                                       i
                                             T
                                                X0 W r
                                                                       C
```

Processador superescalar de 2 vias fora de ordem com 1 ALU

```
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 0 MUL R1, R2, R3 F D I Y0 Y1 Y2 Y3 W C
1 ADDIU R11,R10,1 F D I X0 W r C
2 MUL R5, R1, R4 F D i I Y0 Y1 Y2 Y3 W C
3 MUL R7, R5, R6 F D i I X0 W r C
4 ADDIU R12,R11,1 F D I X0 W r C
5 ADDIU R13,R12,1 F D i I X0 W r C
```

Agradecimento

David Wentzlaff (Princeton University)