

DCC007 – Organização de Computadores II

Aula 2 – ISA + Revisão de OC-I

Prof. Omar Paranaíba Vilela Neto



Tipos de Máquinas

- Dispositivo Pessoal Móvel (PMD)
- Desktop / Laptops
- Servidores
- Clusters/escala warehouse
- Sistemas embarcados

Tipos de Máquinas

■ Área de aplicação

- Propósito específico (e.g., DSP) / propósito genérico
- Científico (intenso em FP) / Comercial
- Computação embutida

■ Nível de compatibilidade de Software

- Compatibilidade de código objeto/binário (custo HW vs. SW, x86)
- Linguagem de máquina (modificações no código objeto/binário são possíveis no projeto da arquitetura)
- Linguagens de programação (por que não?)

Tipos de Máquinas

■ Requisitos do sistema operacional

- Tamanho do espaço de endereçamento (Address Space)
- Gerenciamento de memória e proteção
- Trocas de contexto
- Interrupções e Traps

■ Padrões: inovação vs. competição

- Ponto flutuante (IEEE 754)
- Barramentos de I/O (PCI, SCSI, PCMCIA)
- Sistemas operacionais (UNIX, iOS, Windows)
- Redes (Ethernet, Infiniband)
- Sistemas operacionais / Linguagens de programação ...

Metodologia de Projeto

Como melhorar o desempenho de computadores?

O que devemos priorizar?

Metodologia de Projeto

Princípio Básico

Torne **rápido** o mais **comum** !!!

Favoreça o mais frequente em
relação ao caso pouco
frequente !!!

Metodologia de Projeto

Lei de Amdahl

Speedup devido à melhoria E:

$$\text{Speedup (E)} = \frac{\text{ExTime sem E}}{\text{ExTime com E}} = \frac{\text{Desempenho com E}}{\text{Desempenho sem E}}$$



Suponha que melhoria E acelere porção F da tarefa por fator S, e que restante da tarefa permanece sem alteração, então

$$\text{ExTime (E)} =$$

$$\text{Speedup (E)} =$$

Metodologia de Projeto

Lei de Amdahl

$$\text{ExTime}_{\text{new}} = \text{ExTime}_{\text{old}} \times \left[(1 - \text{Fraction}_{\text{enhanced}}) + \frac{\text{Fraction}_{\text{enhanced}}}{\text{Speedup}_{\text{enhanced}}} \right]$$

$$\text{Speedup}_{\text{overall}} = \frac{\text{ExTime}_{\text{old}}}{\text{ExTime}_{\text{new}}} = \frac{1}{(1 - \text{Fraction}_{\text{enhanced}}) + \frac{\text{Fraction}_{\text{enhanced}}}{\text{Speedup}_{\text{enhanced}}}}$$

Em última análise, desempenho de qualquer sistema será limitada por porção que não é melhorada...

Métricas de Desempenho

$$\text{CPU time} = \frac{\text{Seconds}}{\text{Program}} = \frac{\text{Instructions}}{\text{Program}} \times \frac{\text{Cycles}}{\text{Instruction}} \times \frac{\text{Seconds}}{\text{Cycle}}$$

	Instr. Cnt	CPI	Clock Rate
Programa	X		
Compilador	X	X	
Conj. Instrs.	X	X	
Organização	X	X	
Tecnologia			X

SPEC

SPEC2006 benchmark description	Benchmark name by SPEC generation				
	SPEC2006	SPEC2000	SPEC95	SPEC92	SPEC89
GNU C compiler					gcc
Interpreted string processing			perl		espresso
Combinatorial optimization		mcf			li
Block-sorting compression		bzip2		compress	eqntott
Go game (AI)	go	vortex	go	sc	
Video compression	h264avc	gzip	ljpeg		
Games/path finding	astar	eon	m88kslm		
Search gene sequence	hmmer	twolf			
Quantum computer simulation	libquantum	vortex			
Discrete event simulation library	omnetpp	vpr			
Chess game (AI)	sjeng	crafty			
XML parsing	xalancbmk	parser			
CFD/blast waves	bwaves				fpmp
Numerical relativity	cactusADM				tomcatv
Finite element code	calculix				doduc
Differential equation solver framework	deall				nasa7
Quantum chemistry	gamess				splice
EM solver (freq/time domain)	GemsFDTD			swim	matrix300
Scalable molecular dynamics (~NAMD)	gromacs		apsl	hydro2d	
Lattice Boltzman method (fluid/air flow)	lbm		mgrid	su2cor	
Large eddy simulation/turbulent CFD	LESile3d	wupwise	applu	wave5	
Lattice quantum chromodynamics	mlc	apply	turb3d		
Molecular dynamics	namd	galgel			
Image ray tracing	povray	mesa			
Sparse linear algebra	soplex	art			
Speech recognition	sphinx3	equake			
Quantum chemistry/object oriented	tonto	facerec			
Weather research and forecasting	wrf	ammp			
Magneto hydrodynamics (astrophysics)	zeusmp	lucas			
		fma3d			
		sixtrack			

RISC vs. CISC


CISC

Complex Instruction Set Computer (Computador com um Conjunto Complexo de Instruções)

Caracterizam-se por:

- Conjunto alargado de instruções
- Instruções complexas
- Instruções altamente especializadas
- Existência de vários formatos de instruções
- Suporte de vários modos de endereçamento
- Suporte para operandos em memória
- Baseado na microprogramação
- Exemplos: 80x86 de Intel, 680x0 de Motorola

CISC - Microprogramação



- Cada instrução CISC separado em: **instrução de máquina**, **tipo de endereçamento** e **endereços, registradores**
- Seguinte: Envio de instruções pequenas (**microcódigo**) para **Nano-processador** (processador no processador)
- Execução de uma instrução CISC demora **vários ciclos de clock**

CISC – Vantagens

- Programação de **código de máquina mais fácil**
- **Código** executável **pequeno** → menos memória necessário
- Instruções memória-à-memória (carregar e armazenar dados com mesma instrução) → **menos registradores** necessários

Ótimo para os primeiros computadores
(memória, registradores caros)

CISC – Desvantagens

- Aumento de **complexidade** de **processadores novos** por causa da inclusão das instruções velhas
- Muitas **instruções especiais** - **menos** usadas
- Execução de varias instruções complexas mais lento do que execução da sequencia equivalente
- **Alta complexidade**
- *Pipelining* muito difícil → frequência de clock reduzido
- Tratamento de eventos externos (*Interrupts*) mais difícil
- Execução de instruções simples demora mais do que necessário

Menos aplicável para computadores atuais

RISC

Reduced Instruction Set Computer (Computador com um Conjunto Reduzido de Instruções)

- Menor quantidade de instruções (Intel 80486 com 200 instruções versus SPARC com 50 instruções)
- Instruções mais simples
- Largura fixa de cada instrução
- Cada instrução demora um ciclo de clock (ou menos)
- Exemplos: MIPS, SPARC, Apple iPhone (Samsung ARM1176JZF), Processadores novos do Intel (parcialmente)

RISC - Vantagens

- Menos transistores (área) para implementar lógica
- Instruções para acesso à memória (armazenar/ e carregar dados) são separados
- Complexidade baixa
- Menos sujeito às falhas
- Tempo de decodificação reduzido

RISC – Desvantagens

- Mais registradores necessários
- Compilação de código de máquina mais complicado
- Código mais complexo / maior

RISC vs. CISC

- CISC:
 - Redução do número de instruções por programa
 - Aumento do número de ciclos por instrução
- RISC:
 - Redução do número de ciclos por instrução
 - Aumento de número de instruções por programa

RISC vs. CISC - Hoje

Fronteiras indistintas

- Processadores **RISC** atuais **usam técnicas CISC** (por exemplo, mais instruções, instruções mais complexos)
- Processadores **CISC** atuais **usam técnicas RISC** (p.e., um ciclo de clock por instrução – ou menos, menos instruções)
- **Técnicas avançadas** (p.e., *pipelining*, *branch prediction*) aplicadas em processadores **RISC e CISC**
- **Outros fatores** podem ser **mais importante** (p.e., Cache)
- Mas: **Sistemas embutidos só** com processadores **RISC**
- Área (CISC grande demais)
- Consumo de energia / dissipação de calor

Instruções:

- **Linguagem de Máquina**
- Mais **primitiva** que linguagens de alto nível
i.e., controle de fluxo não sofisticado
- Muito **restritiva**
ex. MIPS Instruções Aritméticas
- Nós trabalharemos com a arquitetura do **conjunto de instruções do MIPS**
 - similar a outras arquiteturas desenvolvidas após 1980's
 - Mais de 100 milhões de processadores MIPS fabricados em 2009
 - usado pela NEC, Nintendo, Silicon Graphics, Sony

objetivos do projeto: maximizar o desempenho e minimizar custo e tempo de projeto

MIPS - Aritmética

- Todas instruções tem **3 operandos**
- A **ordem** dos operandos **é fixa** (destino primeiro)

Exemplo:

Código C: $A = B + C$

Código MIPS: `add $s0, $s1, $s2`

(associação com variáveis pelo compilador)

Instruções

- Instruções load e store
- Exemplo:

Código C: `A[8] = h + A[8];`

Código MIPS: `lw $t0, 32($s3)`
 `add $t0, $s2, $t0`
 `sw $t0, 32($s3)`

- Store tem destino por último
- **Relembre operandos aritméticos são registradores, não memória!**

Instruções:

- | <u>Instrução</u> | <u>Resultado</u> |
|--------------------|---------------------------------------|
| add \$s1,\$s2,\$s3 | \$s1 = \$s2 + \$s3 |
| sub \$s1,\$s2,\$s3 | \$s1 = \$s2 - \$s3 |
| lw \$s1,100(\$s2) | \$s1 = Memória[\$s2+100] |
| sw \$s1,100(\$s2) | Memória[\$s2+100] = \$s1 |
| bne \$s4,\$s5,L | próxima instr. é Label se \$s4 ≠ \$s5 |
| beq \$s4,\$s5,L | próxima instr. é Label se \$s4 = \$s5 |
| j Label | próxima instr. é Label |

- Formatos:

R	op	rs	rt	rd	shamt	funct
I	op	rs	rt	16 bit endereço		
J	op	26 bit endereço				

Linguagem de Máquina

- Instruções – Código de máquina

Instruction	Format	op	rs	rt	rd	shamt	funct	address
add	R	0	reg	reg	reg	0	32 _{ten}	n.a.
sub (subtract)	R	0	reg	reg	reg	0	34 _{ten}	n.a.
add immediate	I	8 _{ten}	reg	reg	n.a.	n.a.	n.a.	constant
lw (load word)	I	35 _{ten}	reg	reg	n.a.	n.a.	n.a.	address
sw (store word)	I	43 _{ten}	reg	reg	n.a.	n.a.	n.a.	address

Linguagem de Máquina

- Exemplo

```
A[300] = h + A[300];  
is compiled into  
lw    $t0,1200($t1) # Temporary reg $t0 gets A[300]  
add   $t0,$s2,$t0    # Temporary reg $t0 gets h + A[300]  
sw    $t0,1200($t1) # Stores h + A[300] back into A[300]
```

op	rs	rt	rd	address/ shamt	funct
35	9	8	1200		
0	18	8	8	0	32
43	9	8	1200		

100011	01001	01000	0000 0100 1011 0000		
000000	10010	01000	01000	00000	100000
101011	01001	01000	0000 0100 1011 0000		

Linguagem de Máquina

High-level
language
program
(in C)

```
swap(int v[], int k)
{int temp;
  temp = v[k];
  v[k] = v[k+1];
  v[k+1] = temp;
}
```

C compiler

Assembly
language
program
(for MIPS)

```
swap:
  muli $2, $5, 4
  add $2, $4, $2
  lw $15, 0($2)
  lw $16, 4($2)
  sw $16, 0($2)
  sw $15, 4($2)
  jr $31
```

Assembler

Binary machine
language
program
(for MIPS)

```
000000001010000100000000000011000
00000000100011100001100000100001
10001100011000100000000000000000
10001100111100100000000000000100
10101100111100100000000000000000
10101100011000100000000000000100
00000011111000000000000000001000
```

Agora vocês entendem!

Resumindo:

MIPS assembly

Nota	Exemplo	Comentários
3 Regs	\$0, \$0, \$0 \$0, \$0, \$0 \$0, \$0, \$0	Fall of mips: 1 NBR de 32 bits em 32 bits atualiza NBR de 32 bits em 32 bits reserva 32 bits de 32 bits
2 Regs	Nota 1 Nota 2 Nota 3	Reserva 32 bits de 32 bits Reserva 32 bits de 32 bits Reserva 32 bits de 32 bits

MIPS assembly language

Category	Instruction	Example	Meaning	Comments
Arithmetic	add	add \$s1, \$s2, \$s3	$\$s1 = \$s2 + \$s3$	Three operands, obtain registers
	sub	sub \$s1, \$s2, \$s3	$\$s1 = \$s2 - \$s3$	Three operands, obtain registers
	addi	addi \$s1, \$s2, 100	$\$s1 = \$s2 + 100$	Used to add constants
Data transfer	loadword	lw \$s1, 100(\$s2)	$\$s1 = \text{Memory}[\$s2 + 100]$	Word from memory to register
	storeword	sw \$s1, 100(\$s2)	$\text{Memory}[\$s2 + 100] = \$s1$	Word from register to memory
	loadbyte	lb \$s1, 100(\$s2)	$\$s1 = \text{Memory}[\$s2 + 100]$	Byte from memory to register
	storebyte	sb \$s1, 100(\$s2)	$\text{Memory}[\$s2 + 100] = \$s1$	Byte from register to memory
	loadupper immediate	lui \$s1, 100	$\$s1 = 100 * 2^{16}$	Loads constant in upper 16 bits
Conditional branch	branch on equal	beq \$s1, \$s2, 25	if ($\$s1 == \$s2$) goto PC+4+100	Equal test; PC relative branch
	branch on not equal	bne \$s1, \$s2, 25	if ($\$s1 != \$s2$) goto PC+4+100	Not equal test; PC relative
	set on less than	slt \$s1, \$s2, \$s3	if ($\$s2 < \$s3$) $\$s1 = 1$; else $\$s1 = 0$	Compare less than; for beq, bne
	set less than immediate	slti \$s1, \$s2, 100	if ($\$s2 < 100$) $\$s1 = 1$; else $\$s1 = 0$	Compare less than constant
Unconditional jump	jump	j 2500	goto 1000	Jump to target address
	jump register	jr \$ra	goto \$ra	For switch, procedure return
	jump and link	jal 2500	$\$ra = PC + 4$; goto 1000	For procedure call

Procedimento ou Função

Exemplo


```
int folha (int g, int h, int i, int j)
{
    int f;

    f = (g+h) - (i+j);
    return f
}
```


folha: addi \$sp, \$sp, -12
 sw \$t1, 8(\$sp)
 sw \$t0, 4(\$sp)
 sw \$s0, 0(\$sp)
 add \$t0, \$a0, \$a1
 add \$t1, \$a2, \$a3
 sub \$s0, \$t0, \$t1
 add \$v0, \$s0, \$zero
 lw \$s0, 0(\$sp)
 lw \$t0, 4(\$sp)
 lw \$t1, 8(\$sp)
 addi \$sp, \$sp, 12
 jr \$ra

Procedimento ou Função

Situação da pilha




Ciclo Único




Instrução	RegDst	OrigALU	Mempara Reg	Escreve Reg	Le Mem	Escreve Mem	Branch	ALUOp1	ALUOp0
formato R	1	0	0	1	0	0	0	1	0
lw	0	1	1	1	1	0	0	0	0
sw	X	1	X	0	0	1	0	0	0
beq	X	0	X	0	0	0	1	0	1

Abordagem Multiciclo

- Precisamos de uma nova configuração de controle




Especificação Gráfica da FSM



- Quantos bits nós necessitamos para especificar os estados?

Pipeline



Explorando a Hierarquia de Memórias

- Usuários desejam memórias rápidas e grande!


SRAM tempo de **acesso** são **2 - 25ns** e custam de **\$4000 a \$10000 por GB.**

DRAM tempo de acesso são 60-120ns e custam de \$100 to \$200 por GB.


Disco tempo de **acesso** **10 to 20 milhões ns** e custam **\$.50 to \$2 por GB.**

2004

- Sugere a construção de uma hierarquia de memória



Explorando a Hierarquia de Memórias



Localidade

- **Princípio** que faz com que ter uma hierarquia de memória seja uma boa idéia
- Se um item é referenciado,

Localidade temporal : ele **tende a ser referenciado de novo**, logo


Localidade espacial: **itens próximos tendem a ser referenciados de novo**, logo.

Porque um código tem localidade?

- Nosso foco inicial: dois níveis (superior, inferior)
 - **bloco**: **unidade mínima** de dado
 - **acerto**: **dado requisitado está no nível superior**
 - **falta**: **dado requisitado NÃO está no nível superior**

Cache Mapeado Diretamente

- Mapeamento: o endereço é o módulo do número de blocos no cache



Decrescendo a taxa de faltas usando associação

Chaches totalmente associativas

- Blocos podem ser colocados em **qualquer local** da cache;
- Buscar um bloco é **mais custoso** (vários testes necessários).



Decrescendo a taxa de faltas usando associação


Chaches associativas por conjunto

- Blocos podem ser colocados em qualquer local **dentro de um determinado conjunto**;
- Combina o Mapeamento direto com associatividade.




Resumo de Cache

Totalmente associativa



Mapeamento direto
 $(12 \% 8) = 4$



Parc. associativa
 $(12 \% 4) = \text{Set } 0$

