DCC007 – Organização de Computadores II

Aula 2 – ISA + Revisão de OC-I

Prof. Omar Paranaiba Vilela Neto



Tipos de Máquinas

- Dispositivo Pessoal Móvel (PMD)
- Desktop / Laptops
- Servidores
- Clusters/escala wharehouse
- Sistemas embarcados

Tipos de Máquinas

- Área de aplicação
 - Propósito específico (e.g., DSP) / propósito genérico
 - Científico (intenso em FP) / Comercial
 - Computação embutida
- Nível de compatibilidade de Software
 - Compatibilidade de código objeto/binário (custo HW vs. SW, x86)
 - Linguagem de máquina (modificações no código objeto/binário são possíveis no projeto da arquitetura)
 - Linguagens de programação (por que não?)

Tipos de Máquinas

- Requisitos do sistema operacional
 - Tamanho do espaço de endereçamento (Address Space)
 - Gerenciamento de memória e proteção
 - Trocas de contexto
 - Interrupções e Traps
- ■Padrões: inovação vs. competição
 - Ponto flutuante (IEEE 754)
 - Barramentos de I/O (PCI, SCSI, PCMCIA)
 - Sistemas operacionais (UNIX, iOS, Windows)
 - Redes (Ethernet, Infiniband)
 - Sistemas operacionais / Linguagens de programação ...

Como melhorar o desempenho de computadores?

O que devemos priorizar?

Princípio Básico

Torne rápido o mais comum !!!

Favoreça o mais frequente em relação ao caso pouco frequente!!!

Lei de Amdahl

Speedup devido à melhoria E:

Suponha que melhoria E acelere porção F da tarefa por fator S, e que restante da tarefa permanece sem alteração, então

```
ExTime(E) =
Speedup(E) =
```

Lei de Amdahl

ExTime_{new} = ExTime_{old} x
$$(1 - Fraction_{enhanced}) + Fraction_{enhanced}$$

Speedup_{enhanced}

Speedup_{overall} =
$$\frac{\text{ExTime}_{\text{old}}}{\text{ExTime}_{\text{new}}} = \frac{1}{(1 - \text{Fraction}_{\text{enhanced}}) + \frac{\text{Fraction}_{\text{enhanced}}}{\text{Speedup}_{\text{enhanced}}}}$$

Em última análise, desempenho de qualquer sistema será limitada por porção que não é melhorada...

Métricas de Desempenho

	Instr. Cnt	CPI	Clock Rate
Programa	X		
Compilador	X	X	
Conj. <u>Instrs.</u>	X	Χ	
Organização	X	X	
Tecnologia			X

SPEC

Benchmark name by SPEC generation SPEC2006 benchmark description SPEC2006 SPEC2000 SPEC95 SPEC92 SPEC89 GNU C compiler gcc Interpreted string processing peri espresso Combinatorial optimization mcf Ш egntott Block-sorting compression bzlp2 compress Go game (AI) go vortex go SC Video compression h264avc gzip Ilpeg Games/path finding astar m88kslm eon Search gene sequence hmmer twolf Quantum computer simulation libquantum vortex Discrete event simulation library omnetpp vpr Chess game (AI) sleng crafty XML parsing xalancbmk parser CFD/blast waves bwaves fpppp cactusADM Numerical relativity tomcatv Finite element code calculix doduc Differential equation solver framework dealli nasa7 Quantum chemistry gamess spice EM solver (freg/time domain) GemsFDTD swim matrix300 Scalable molecular dynamics (~NAMD) gromacs hydro2d apsi Lattice Boltzman method (fluid/air flow) mgrid su2cor lbm LESIIe3d wupwise applu wave5 Large eddle simulation/turbulent CFD turb3d Lattice quantum chromodynamics milc apply Molecular dynamics namd galgel Image ray tracing povray mesa Spare linear algebra soplex art Speech recognition sphinx3 equake Quantum chemistry/object oriented tonto facerec Weather research and forecasting WIT ammp Magneto hydrodynamics (astrophysics) lucas zeusmp fma3d sixtrack

RISC vs. CISC


CISC

<u>Complex Instruction Set Computer</u> (Computador com um Conjunto Complexo de Instruções)

Caracterizam-se por:

- Conjunto alargado de instruções
- Instruções complexas
- Instruções altamente especializadas
- Existência de vários formatos de instruções
- Suporte de vários modos de endereçamento
- Suporte para operandos em memória
- Baseado na microprogramação
- Exemplos: 80x86 de Intel, 680x0 de Motorola

CISC - Microprogramação



- Cada instrução CISC separado em: instrução de máquina, tipo de endereçamento e endereços, registradores
- Seguinte: Envio de instruções pequenas (microcódigo) para Nano-processador (processador no processador)
- Execução de uma instrução CISC demora vários ciclos de clock

CISC – Vantagens

- Programação de código de máquina mais fácil
- Código executável pequeno → menos memória necessário
- Instruções memória-à-memória (carregar e armazenar dados com mesma instrução) → menos registradores necessários

Ótimo para os primeiros computadores (memória, registradores caros)

CISC – Desvantagens

- Aumento de complexidade de processadores novos por causa da inclusão das instruções velhas
- Muitas instruções especiais menos usadas
- Execução de varias instruções complexas mais lento do que execução da sequencia equivalente
- Alta complexidade
- Pipelining muito difícil → frequência de clock reduzido
- Tratamento de eventos externos (Interrupts) mais difícil
- Execução de instruções simples demora mais do que necessário

Menos aplicável para computadores atuais

RISC

<u>Reduced Instruction Set Computer</u> (Computador com um Conjunto Reduzido de Instruções)

- Menor quantidade de instruções (Intel 80486 com 200 instruções versus SPARC com 50 instruções)
- Instruções mais simples
- Largura fixa de cada instrução
- Cada instrução demora um ciclo de clock (ou menos)
- Exemplos: MIPS, SPARC, Apple iPhone (Samsung ARM1176JZF), Processadores novos do Intel (parcialmente)

RISC - Vantagens

- Menos transistores (área) para implementar lógica
- Instruções para acesso à memória (armazenar/ e carregar dados) são separados
- Complexidade baixa
- Menos sujeito às falhas
- Tempo de decodificação reduzido

RISC – Desvantagens

- Mais registradores necessários
- Compilação de código de máquina mais complicado
- Código mais complexo / maior

RISC vs. CISC

- CISC:
- Redução do número de instruções por programa
- Aumento do número de ciclos por instrução
- RISC:
- Redução do número de ciclos por instrução
- Aumento de número de instruções por programa

RISC vs. CISC - Hoje

Fronteiras indistintas

- Processadores RISC atuais usam técnicas CISC (por exemplo, mais instruções, instruções mais complexos)
- Processadores CISC atuais usam técnicas RISC (p.e., um ciclo de clock por instrução – ou menos, menos instruções)
- Técnicas avançadas (p.e., pipelining, branch prediction) aplicadas em processadores RISC e CISC
- Outros fatores podem ser mais importante (p.e., Cache)
- Mas: Sistemas embutidos só com processadores RISC
- Área (CISC grande demais)
- Consumo de energia / dissipação de calor

Instruções:

- Linguagem de Máquina
- Mais <u>primitiva</u> que linguagens de alto nível i.e., controle de fluxo não sofisticado
- Muito restritiva
 - ex. MIPS Instruções Aritméticas
- Nós trabalharemos com a arquitetura do conjunto de instruções do MIPS
 - similar a outras arquiteturas desenvolvidas após 1980's
 - Mais de 100 milhões de processadores MIPS fabricados em 2009
 - usado pela NEC, Nintendo, Silicon Graphics, Sony

MIPS - Aritmética

- Todas instruções tem 3 operandos
- A ordem dos operandos é fixa (destino primeiro)

Exemplo:

```
Código C: A = B + C
```

Código MIPS: add \$s0, \$s1, \$s2

(associação com variáveis pelo compilador)

Instruções

- Instruções load e store
- Exemplo:

```
Código C: A[8] = h + A[8];
```

```
Código MIPS: lw $t0, 32($s3)
add $t0, $s2, $t0
sw $t0, 32($s3)
```

- Store tem destino por último
- Relembre operandos aritméticos são registradores, não memória!

Instruções:

Instrução

Resultado

```
add \$s1,\$s2,\$s3 \$s1 = \$s2 + \$s3

sub \$s1,\$s2,\$s3 \$s1 = \$s2 - \$s3

lw \$s1,100(\$s2) \$s1 = Memória[\$s2+100]

sw \$s1,100(\$s2) Memória[\$s2+100] = \$s1

bne \$s4,\$s5,L próxima instr. é Label se \$s4 \neq \$s5

beq \$s4,\$s5,L próxima instr. é Label se \$s4 = \$s5

j Label próxima instr. é Label
```

Formatos:

R	op	rs	rt	rd	shamt	funct				
I	op	rs	rt	16 bit endereço						
J	op		26 bit endereço							

Linguagem de Máquina

• Instruções – Código de máquina

Instruction	Format	ор	rs	rt	rd	shamt	funct	address
add	R	0	reg	reg	reg	0	32 _{ten}	n.a.
sub (subtract)	R	0	reg	reg	reg	0	34 _{ten}	n.a.
add immediate	I	8 _{ten}	reg	reg	n.a.	n.a.	n.a.	constant
1 w (load word)	ı	35 _{ten}	reg	reg	n.a.	n.a.	n.a.	address
SW (store word)	I	43 _{ten}	reg	reg	n.a.	n.a.	n.a.	address

Linguagem de Máquina

Exemplo

```
A[300] = h + A[300];
is compiled into

lw $t0,1200($t1) # Temporary reg $t0 gets A[300]

add $t0,$s2,$t0 # Temporary reg $t0 gets h + A[300]

sw $t0,1200($t1) # Stores h + A[300] back into A[300]
```

ор	rs	rt	rd	address/ shamt	funct	
35	9	8	1200			
0	18	8	8 0 32			
43	9	8	1200			

100011	01001	01000	0000 0100 1011 0000				
7000000	10010	01000	01000 00000 100000		100000		
101011	01001	01000	0000 0100 1011 0000				

Linguagem de Máquina

00000001010000100000000011000

0000000100011100001100000100001

High-level language program (in C)

Assembly language program (for MIPS)

Binary machine language program (for MIPS)

```
swap(int v[], int k)
{int temp;
 temp = v[k];
 v[k] = v[k+1];
 v[k+1] = temp;
    C compiler
                              Agora vocês entendem!
swap:
  muli $2, $5,4
  add $2, $4,$2
  lw $15, 0($2)
  lw $16, 4($2)
  sw $16,0($2)
  sw $15, 4($2)
  jr $31
    Assembler
```

Resumindo:

Palken	Single	Grets
	\$ 0\$ 7, \$0\$9 \$ac	Etkofuskoztet NASztenskeinejtesketom
Rights	\$ 0\$ 3,\$ 0\$ 1,\$97	ailmin:NVBright@reaksyscophsOleight@lis
	争争等	essetates de la constantia
		Accessed by Contraction is to the Description of the Contraction of th
Zreen,	Ary	samplida overhilled y A velog kalenda de per a temperatura per a t
VOIES	Nether 12 6 22	and elejesubel asset pronted s

MPSassemblylanguage

Category	Instruction	Example	Meening	Comments
	add	add \$s1, \$s2, \$s3	\$s1 = \$s2 + \$s3	Thee operands; data in registers
Aithmetic	subtract	sub \$s1, \$s2, \$s3	\$s1 = \$s2 - \$s3	Three operands; data in registers
	addimmedate	addi \$s1, \$s2, 100	\$s1 = \$s2 + 100	Used to addiconstants
	lædward	lw \$s1, 100(\$s2)	\$s1 = Menory [\$s2+100]	Wordframmemaytoregister
	stareward	sw \$s1, 100(\$s2)	Memory[\$s2+100]=\$s1	Wardfromregister tomenory
Datatransfer	loædbyte	lb \$s1, 100(\$s2)	\$s1 = Memory [\$s2 + 100]	Byte frommemory to register
	starebyte	sb \$s1, 100(\$s2)	Memory[\$s2+100]=\$s1	Byte from register to memory
	lædupærimmedate	lui \$s1, 100	\$61 = 100*2 ¹⁶	Loads constant in upper 16 bits
	bandhonequal	beq \$s1, \$s2, 25	if (\$s1 == \$s2) go to FC+4+100	Equal test; PGrelative branch
Conditional	bandhonnot equal	bne \$s1, \$s2, 25	if (\$s1 != \$s2) go to FC+4+100	Not expel test; PGrelative
banch	set onless than	slt \$s1, \$s2, \$s3	if (\$s2 < \$s3) \$s1=1; else\$s1 =0	Comparelesstran, for bequitine
	set lessthan immedate	slti \$s1, \$s2, 100	if (\$s2 < 100) \$s1=1; else \$s1 =0	Comparelesstranconstant
	jump	j 2500	gpto 10000	Jumptotarget actress
Utcand-	jumpregister	jr \$ra	goto \$12a	For switch, procedure return
tional jump	jumpandlink	jal 2500	\$170 = PC+4; go to 10000	Far procedure call


Procedimento ou Função

Exemplo


```
folha:
        addi $sp, $sp, -12
         sw $t1, 8($sp)
         sw $t0, 4($sp)
         sw $s0, 0($sp)
         add $t0, $a0, $a1
        add $t1, $a2, $a3
         sub $s0, $t0, $t1
         add $v0, $s0, $zero
         lw $s0, 0($sp)
         lw $t0, 4($sp)
         lw $t1, 8($sp)
         addi $sp, $sp, 12
        jr $ra
```

Procedimento ou Função

Situação da pilha




Ciclo Único



Instrução	RegDst	OrigALU	Mempara Reg	Escreve Reg	Le Mem	Escreve Mem	Branch	ALUOpl	ALU Op0
formato R	1	0	0	1	0	0	0	1	0
1w	0	1	1	1	1	0	0	0	0
SW	Х	1	Х	0	0	1	0	0	0
beq	Х	0	Х	0	0	0	1	0	1

Abordagem Multiciclo


Precismos de uma nova configuração de controle



Especificação Gráfica da FSM Instruction decode/ Instruction fetch register fetch MemRead ALUSrcA = 0IorD = 0ALUSrcA = 0**IRWrite** ALUSrcB = 11 Start ALUSrcB = 01 ALUOp = 00ALUOp = 00**PCWrite** PCSource = 00 (OP = 'LW') or (OP = 'SW') Memory address Branch Jump computation Execution completion completion ALUSrcA = 1 ALUSrcA = 1 ALUSrcB = 00 ALUSrcA = 1 **PCWrite** ALUSrcB = 10 ALUOp = 01ALUSrcB = 00 PCSource = 10 ALUOp = 00**PCWriteCond** ALUOp = 10 PCSource = 01 Memory Memory access access R-type completion 5 ReaDst = 1MemRead MemWrite RegWrite IorD = 1IorD = 1MemtoReg = 0Write-back step RegDst = 0RegWrite MemtoReg = 1

Quantos bits nós necessitamos para especificar os estados?

Pipeline




Explorando a Hierarquia de Memórias

Usuários desejam memórias rápidas e grande!


SRAM tempo de acesso são 2 - 25ns e custam de \$4000 a \$10000 por GB. DRAM tempo de acesso são 60-120ns e custam de \$100 to \$200 por GB. Disco tempo de acesso 10 to 20 milhões ns e custam \$.50 to \$2 por GB.

2004

Sugere a construção de uma hierarquia de memória



Explorando a Hierarquia de Memórias



^{© 2003} Elsevier Science (USA). All rights reserved.

Localidade

- Princípio que faz com que ter uma hierarquia de memória seja uma boa idéia
- Se um item é referenciado,


Localidade temporal : ele tende a ser referenciado de novo, logo Localidade espacial: itens próximos tendem a ser referenciados de novo, logo.

Porque um código tem localidade?

- Nosso foco inicial: dois níveis (superior, inferior)
 - bloco: unidade mínima de dado
 - acerto: dado requisitado está no nível superior
 - falta: dado requisitado NÃO está no nível superior

Cache Mapeado Diretamente


Mapeamento: o endereço é o módulo do número de blocos no cache



Decrescendo a taxa de faltas usando associação

Chaches totalmente associativas


- Blocos podem ser colocados em qualquer local da cache;
- Buscar um bloco é mais custoso (vários testes necessários).



Decrescendo a taxa de faltas usando associação

Chaches associativas por conjunto

- Blocos podem ser colocados em qualquer local dentro de um determinado conjunto;
- Combina o Mapeamento direto com associatividade.



Resumo de Cache

Totalmente associativa


Mapeamento direto Parc. associativa (12 % 8) = 4

(12 % 4) = Set 0


Block no. 0 1 2 3 4 5 6 7



Block no. 0 1 2 3 4 5 6 7



Set no. 0 1 2 3 Block no. 0 1 2 3 4 5 6 7



Block no.



