Ingegneria Informatica Dipartimento di Elettronica, Informazione e Bioingegneria Politecnico di Milano

Progetto Finale di Reti Logiche

Riccardo Paltrinieri Matricola: 10626923

Professore: Gianluca Palermo



01/04/2020

Indice

1	Specifiche di progetto		
	1.1	Richieste	1
	1.2	Specifica dei componenti	1
2	Sce	lte Progettuali	3
3	Ris	ultati dei Test	4
	3.1	Problem geometry and setup	4
	3.2	Mesh generation and description	4
	3.3	Numerical schemes	4
4	Ris	ultati della Sintesi	5
	4.1	Test 1	5
		4.1.1 Grid convergence	5
5	Cor	nclusions	6
Bi	Bibliography		

1. Specifiche di progetto

La specifica del Progetto di Reti Logiche (Prova finale) 2019 è ispirata al metodo di codifica a bassa dissipazione di potenza denominato "Working Zone" [1].

Il metodo di codifica Working Zone è un metodo pensato per il Bus Indirizzi che si usa per trasformare il valore di un indirizzo quando questo viene trasmesso, se appartiene a certi intervalli (detti appunto working-zone). In questo caso il componente progettato invia al Bus solo l'identificativo della working-zone a cui appartiene e il valore dell'offset codificato come one-hot.

1.1 Richieste

Nella versione da implementare il numero di bit da considerare per l'indirizzo da codificare è 7. Il che definisce come indirizzi validi quelli da 0 a 127. Il numero di working-zone è 8 (Nwz=8) mentre la dimensione della working-zone è 4 indirizzi incluso quello base (Dwz=4).

Questo comporta che l'indirizzo codificato sarà composto da 8 bit: 1 bit per WZ_BIT + 7 bit per ADDR, oppure 1 bit per WZ_BIT, 3 bit per codificare in binario a quale tra le 8 working zone l'indirizzo appartiene, e 4 bit per codificare one hot il valore dell'offset di ADDR rispetto all'indirizzo base.

Il modulo da implementare leggerà l'indirizzo da codificare e gli 8 indirizzi base delle working-zone e dovrà produrre l'indirizzo opportunamente codificato.

1.2 Specifica dei componenti

Il componente descritto ha la seguente interfaccia:


```
entity project_reti_logiche is
port (
  i_clk : in std_logic;
  i_start : in std_logic;
  i_rst : in std_logic;
  i_data : in std_logic_vector(7 downto 0);
  o_address : out std_logic_vector(15 downto 0);
  o_done : out std_logic;
  o_en : out std_logic;
  o_we : out std_logic;
  o_data : out std_logic;
  o_data : out std_logic_vector (7 downto 0)
);
end project_reti_logiche;
```

La memoria e il suo protocollo sono descritti nel seguente modo seguendo una specifica derivata dalla User Guide di Vivado:

```
-- Single-Port Block RAM Write-First Mode (recommended template)
-- File: rams 02.vhd
library ieee;
use ieee.std logic 1164.all;
use ieee.std logic unsigned.all;
entity rams sp wf is
port (
  clk : in std logic;
  we : in std logic;
  en : in std logic;
  addr : in std logic vector(15 downto 0);
  di : in std logic vector(7 downto 0);
  do : out std logic vector (7 downto 0)
);
end rams_sp_wf;
architecture syn of rams sp wf is
type ram type is array (65535 downto 0) of std logic vector(7 downto 0);
signal RAM : ram_type;
begin
  process(clk)
   begin
   if clk'event and clk = '1' then
      if en = '1' then
        if we = '1' then
          RAM(conv integer(addr)) <= di;
                                  <= di;
        else
          do <= RAM(conv integer(addr));
        end if;
      end if;
    end if;
  end process;
end syn;
```

2. Scelte Progettuali

Per l'implementazione ho deciso di utilizzare una Macchina a Stati Finiti (FSM), in particolare una macchina di Moore con l'uscita che corrisponde al segnale o done:



Gli stati read_state e compute_state presentano al proprio interno dei cicli che cambiano stato

3. Risultati dei Test

[Describe thoroughly the computational model/s used in the project]

- 3.1 Problem geometry and setup
- 3.2 Mesh generation and description
- 3.3 Numerical schemes

4. Risultati della Sintesi

[Report the results of the simulations. Validate your work, i.e. show that the computational model (3) and the simulations you run (the DoE 2) were able to obtain the goal of the project]

4.1 Test 1

4.1.1 Grid convergence

5. Conclusions

Bibliography

[1] T. Lang E. Musoll and J. Cortadella. Working-zone encoding for reducing the energy in microprocessor address buses. *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, 6(5):568–572, 1998.

Appendix A: Resources

[Report the config files of the software used (i.e. SU2 [?] and the mesher). Also attach to this report an archive with the mesh files, solutions and the reference solution data (e.g. data points of a Cp plot ...)]

Mesh configuration files

SU2 configuration files