


Tag 6: Vom Transistor zum Gatter

Ziel: Du kannst erklären, wie nMOS und pMOS zusammen NOT und NAND bilden. In ngspice untersuchst du die Inverter-Kennlinie und prüfst NAND für alle vier Eingabekombinationen.

Was du aus Tag 5 mitbringst

Du kennst $Y = \overline{A}$ und $Y = \overline{AB}$. Jetzt öffnen wir diese Gatter gedanklich: Der Ausgang wird entweder mit der Versorgung V_{DD} oder mit Masse GND verbunden. Die Eingangsspannung steuert diese Verbindungen.



Lesen in deinem Buch

Harris & Harris: *Digital Design and Computer Architecture, RISC-V Edition*.

Abschnitt	Buchseiten	Schwerpunkt
1.7.1–1.7.3	25–26	Halbleiter, Diode, Kapazität
1.7.4–1.7.6	26–31	nMOS/pMOS, Inverter, NAND und NOR
1.7.7–1.7.8	31–32	Transmission Gate, Pseudo-nMOS
1.8	32–33	Dynamische und statische Leistung
1.9	34–35	Rückblick und Ausblick

In deiner PDF beginnt Buchseite 25 auf PDF-Seite 50.

Arbeitsfolge

1. Seiten 2–3 lesen und die Strompfade mit dem Finger verfolgen.
2. Aufgaben 1–3 im separaten Aufgabenblatt bearbeiten.
3. Das Inverter-Beispiel von Seite 5 ausführen; danach NAND selbst aufbauen.
4. Leistung auf Seite 4 und die zugehörige Aufgabe bearbeiten; Ergebnisse festhalten.

Der Kalender sieht einen sechsständigen Samstagsblock vor, einschließlich Pausen, Wiederholung, Nacharbeit und Dokumentation. Die Zeit ist ein Planungsrahmen. Bei Schwierigkeiten zunächst Inverter und NAND verstehen; Zusatzthemen danach vertiefen.

Was macht ein MOSFET?

Vier Anschlüsse, eine Steuerung

Gate (G) steuert den leitenden Kanal zwischen **Drain (D)** und **Source (S)**. Der vierte Anschluss heißt **Body/Bulk (B)**. In unseren CMOS-Beispielen liegt der nMOS-Body an GND, der pMOS-Body an V_{DD} . Das Gate ist isoliert: Es steuert über ein elektrisches Feld; es ist kein Draht vom Eingang zum Ausgang.

Gate im einfachen CMOS-Schaltermodell	nMOS	pMOS
LOW	aus	an
HIGH	an	aus

An heißt: Es existiert ein leitender Pfad zwischen Source und Drain. Es heißt nicht automatisch, dass der Ausgang 1 ist. Ein eingeschalteter nMOS nach GND zieht den Ausgang gerade auf 0.

Die genauere Bedingung

Für nMOS ist die Spannung zwischen Gate und Source maßgeblich: $V_{GS} = V_G - V_S$. Er leitet bei ausreichend positivem V_{GS} . Beim pMOS muss das Gate ausreichend unter dem Sourcepotential liegen: $V_{SG} = V_S - V_G > |V_{tp}|$. Die einfache LOW/HIGH-Tabelle ist für die hier betrachteten CMOS-Netzwerke gedacht; ein beliebiger Transistor wird nicht allein durch eine absolute Gate-Spannung beschrieben.

Warum zwei Typen?

nMOS zieht gut nach GND, pMOS gut nach V_{DD} . CMOS kombiniert die beiden: **Complementary Metal-Oxide-Semiconductor**. Oben liegt ein pMOS-Pull-up-Netz, unten ein nMOS-Pull-down-Netz. In stabilen gültigen Zuständen soll genau eines leiten.

Drei physikalische Grundlagen kurz erklärt

Dotierung: Kleine Mengen anderer Atome verändern die Zahl beweglicher Ladungsträger im Silizium. n-Typ: Elektronen; p-Typ: Löcher als positive Ladungsträger.


Diode: Ein p-n-Übergang leitet in Durchlassrichtung stark und sperrt in Sperrrichtung weitgehend. Die Body-Anschlüsse halten die parasitären Übergänge in unseren normalen Betriebszuständen passend vorgespannt.

Kapazität: Leiter und Gate-Strukturen speichern Ladung. $Q = CV$: Zum Ändern einer Spannung muss Ladung transportiert werden. Deshalb brauchen Schaltungen Zeit und beim Umschalten Energie.

03 / ZWEI GRUNDSCHALTUNGEN

Inverter und NAND

Die Kästen unten sind **Schaltermodelle**, keine genauen Transistorsymbole. Der Gate-Eingang steht im Kasten; vertikale Leitungen zeigen die geschalteten Pfade.



Inverter: Bei $A=0$ ist pMOS an und nMOS aus: Y wird HIGH. Bei $A=1$ ist pMOS aus und nMOS an: Y wird LOW. Zwei Transistoren ergeben NOT.

Warum ist die zweite Schaltung NAND?

Unten liegen die nMOS **in Reihe**: Erst wenn A und B beide 1 sind, existiert ein durchgehender Pfad nach GND. Oben liegen die pMOS **parallel**: Schon ein Eingang mit 0 öffnet einen leitenden Pfad nach V_{DD} .

A	B	Pull-up leitet	Pull-down leitet	Y
0	0	ja	nein	1
0	1	ja	nein	1
1	0	ja	nein	1
1	1	nein	ja	0

Vier Transistoren, ein NAND-Gatter. Verwechsle die Anzahl der Transistoren nicht mit der Anzahl der Gatter.

Die Netzwerke ergänzen sich

Für NOR werden nMOS parallel und pMOS in Reihe geschaltet. Ein AND lässt sich hier aus NAND plus Inverter bilden: insgesamt sechs Transistoren. Beide Netze gleichzeitig aus: Ausgang schwebt, kein definierter stationärer Pegel. Beide gleichzeitig an: Strompfad zwischen Versorgung und GND. Beim Umschalten kann kurzzeitig Überlappung auftreten; das Ideal gilt für stabile Zustände.

Warum CMOS Leistung aufnimmt

Dynamisch: beim Umladen

Am Ausgang hängt eine Kapazität, etwa durch Leitungen und folgende Gatter. Der pMOS lädt sie nach HIGH auf, der nMOS entlädt sie nach LOW. Für die kapazitive Schaltleistung gilt näherungsweise:

$$P_{dyn} = \alpha C V_{DD}^2 f$$

C : geschaltete Kapazität in Farad; f : Taktfrequenz in Hertz; α : mittlere Anzahl der 0-nach-1-Ladevorgänge pro Taktzyklus. Die Formel umfasst nicht jeden möglichen Verlust, etwa den kurzzeitigen Direktstrom beim Umschalten. **Folgerungen bei sonst gleichen Größen:** doppelte Frequenz bedeutet doppelte Schaltleistung; halbe Spannung bedeutet ein Viertel der Schaltleistung. Die Spannung kann praktisch nicht beliebig gesenkt werden, weil Funktion und Geschwindigkeit davon abhängen.

Statisch: auch ohne Umschalten

Reale ausgeschaltete Transistoren lecken. Daher gilt:

$$P_{stat} = V_{DD} I_{leak}$$

Statische CMOS-Logik hat im idealen Schaltermodell keinen dauerhaften Versorgungspfad in stabilen Zuständen. In realen Bauteilen ist die Leistung trotzdem nicht exakt null.

Ein eigenes Rechenbeispiel

$\alpha = 0,1$, $C = 10$ pF, $V_{DD} = 1$ V, $f = 100$ MHz:

$$P_{dyn} = 0,1 \cdot 10 \cdot 10^{-12} \cdot 1^2 \cdot 100 \cdot 10^6 = 10^{-4} \text{ W} = 0,1 \text{ mW}.$$

Bei $I_{leak} = 2$ μ A kommt $P_{stat} = 1 \cdot 2 \cdot 10^{-6} \text{ W} = 2$ μ W hinzu. Energie und Leistung unterscheiden: 1 W = 1 Joule pro Sekunde; für konstante Leistung ist $E = P t$.

Zwei weitere Buchbegriffe einordnen

Transmission Gate (1.7.7): nMOS und pMOS liegen parallel zwischen zwei Signalknoten. Komplementäre Steuersignale schalten beide gemeinsam ein oder aus. So werden LOW und HIGH gut weitergereicht. Anders als beim Inverter ist dies eine steuerbare Verbindung, keine Negation.

Pseudo-nMOS (1.7.8): Ein schwacher pMOS bleibt eingeschaltet. Das vereinfacht bestimmte Aufbauten, verursacht aber bei LOW einen dauerhaften Strompfad. Es ist nicht die komplementäre Standard-CMOS-Schaltung unserer Übung.

05 / PRAXIS: INVERTER

Die erste Kennlinie simulieren

Die beiliegende Datei `inverter_beispiel.cir` ist ein vollständig erklärtes Startbeispiel. Die Level-1-Modelle dienen dem Lernen, nicht der Vorhersage moderner Fertigungstechnologien. Die Parameter sind frei gewählte Übungswerte.

```
CMOS inverter - educational Level 1 model
VDD vdd 0 DC 3.3
VIN a 0 DC 0
MP y a vdd vdd PM W=2u L=1u
MN y a 0 0 NM W=1u L=1u
CL y 0 10p
.model NM NMOS (LEVEL=1 VTO=0.7 KP=100u LAMBDA=0.02)
.model PM PMOS (LEVEL=1 VTO=-0.7 KP=50u LAMBDA=0.02)
.control
set wr_singlescale
set wr_vecnames
dc VIN 0 3.3 0.01
wrdata inverter_dc.txt v(a) v(y)
quit
.endc
.end
```

Die Zeilen lesen

VDD: Spannungsquelle zwischen Knoten vdd und Masse 0. VIN: Eingangsspannungsquelle. Namen wie a und y sind Knoten.

MOSFET-Reihenfolge in SPICE: Name, Drain, Gate, Source, Body, Modell. Bei MP y a vdd vdd PM liegt der Drain an Y, das Gate an A und Source sowie Body an der Versorgung. Beim nMOS liegen Source und Body an Masse. W/L sind Kanalbreite/-länge, u bedeutet Mikro. CL modelliert 10 pF Last; im stationären DC-Fall fließt dort kein Ladestrom.

dc VIN 0 3.3 0.01 berechnet für jeden Eingangswert einen stationären Zustand. Es wird **keine Zeitachse** durchlaufen. Das Ergebnis ist V_{out} über V_{in} .

Ausführen und ansehen

Im Terminal in den Tag-6-Ordner wechseln, dann:

```
ngspice -b inverter_beispiel.cir
```

Für die Grafik nutze den beiliegenden Befehl aus der README zum Plotten der Datendatei. **Schaltswelle** V_M : Schnittpunkt mit $V_{out} = V_{in}$. Sie ist weder V_{IL} noch V_{IH} noch die Transistor-Schwellspannung V_t .

06 / PRAXIS: NAND UND KONTROLLE

Vom Strompfad zur Wahrheitstabelle

NAND-Netz selbst aufbauen

Erstelle `nand2.cir`. Benutze dieselben Modelle und 3,3 V Versorgung. Oben verbinden zwei pMOS den Ausgang Y parallel mit `vdd`. Unten verbinden zwei nMOS Y über einen Zwischenknoten X in Reihe mit Masse. Die nMOS-Bodys liegen beide an Masse, auch wenn die Source des oberen nMOS an X liegt. Die pMOS-Bodys liegen beide an `vdd`.

Alle vier Kombinationen erzeugen

Diese beiden Quellen kannst du verwenden:

```
VA a 0 PULSE(0 3.3 20u 0.01u 0.01u 19.99u 40u)
VB b 0 PULSE(0 3.3 10u 0.01u 0.01u 9.99u 20u)
```

PULSE: Startwert, Endwert, Startverzögerung, Anstiegszeit, Abfallzeit, HIGH-Dauer, Periode. u bedeutet Mikro (10^{-6}). Damit liegen an den Messzeitpunkten 5, 15, 25 und 35 μs die Kombinationen 00, 01, 10 und 11 an. Miss nicht während einer Flanke.

```
tran 0.05u 40u
wrdata nand2_tran.txt v(a) v(b) v(y)
```

Diese Befehle gehören in den `.control`-Block nach den beiden `set`-Zeilen aus dem Inverter-Beispiel. `quit`, `.endc` und `.end` schließen die Datei wie zuvor ab.

DC und Transient auseinanderhalten

Analyse	Waagerechte Achse	Fragestellung
DC-Sweep	Eingangsspannung	Welcher stabile Ausgang gehört dazu?
Transient	Zeit	Wie ändern sich die Signale zeitlich?

Wenn das Ergebnis nicht passt

Prüfe zuerst die MOSFET-Anschlussreihenfolge D–G–S–B, dann Masseknoten 0, Modellnamen und die Reihen-/Parallelschaltung. Ein schwebender Knoten oder falsch angeschlossener Body kann die Simulation verfälschen.

Für diese Übung klassifizieren wir $V_Y \leq 0,8 \text{ V}$ als LOW und $V_Y \geq 2,0 \text{ V}$ als HIGH. Dazwischen ist die Prüfung nicht bestanden. Das sind Prüfungsgrenzen für diese Lernsimulation, keine aus dem Modell abgeleitete Logikfamilie.

Was am Ende vorliegen soll

Inverter-Kennlinie mit markiertem V_M , NAND-Netzliste, Zeitverlauf und vier geprüfte Tabellenzeilen. Dazu drei Sätze: Wie entsteht NOT? Warum ist die nMOS-Reihenschaltung NAND? Was verstehst du noch nicht sicher?