

01 / ORIENTIERUNG

Aufgabe 6 und 7 verstehen

Diese Ergänzung erklärt die NAND-Simulation aus Aufgabe 6 und den Abschluss mit Vertiefung aus Aufgabe 7 des bisherigen Tag-6-Blatts. Grundlage ist deine aktuelle Datei `Aufgabe6.cir`. Du musst die Datei nicht auswendig lernen: Du sollst vorhersagen und erklären können, was ihre einzelnen Abschnitte tun.

Was wird überhaupt untersucht?

Eine Wahrheitstabelle sagt: NAND liefert nur bei $A=B=1$ eine 0. Die Transistorschaltung erklärt, *warum*: Sie verbindet den Ausgang Y abhängig von den Eingängen entweder mit der Versorgung oder mit Masse. ngspice berechnet dabei Spannungen und Ströme; es kennt nicht von selbst unsere gewünschte NAND-Wahrheitstabelle.

Ebene	Was du betrachtest	Beispiel
Logik	0 und 1	$Y = \overline{AB}$
Schaltung	Transistoren und Verbindungen	nMOS in Reihe
Simulation	Spannungen über der Zeit	$V_Y \approx 3,3 \text{ V}$
Auswertung	Spannung als Logikwert interpretieren	HIGH, also 1

Der Ablauf in sieben Schritten

1. Strompfade verstehen: Wann ist der Weg nach oben oder unten leitend?
2. Knoten benennen: a, b, y, x, vdd, 0.
3. Diese Verbindungen als Bauteilzeilen in SPICE beschreiben.
4. Mit zwei Spannungsquellen die vier Eingabekombinationen erzeugen.
5. Den zeitlichen Verlauf berechnen lassen und Messwerte exportieren.
6. Abseits der Flanken die Messwerte mit der NAND-Tabelle vergleichen.
7. Dateien und Erkenntnisse so dokumentieren, dass du den Versuch wiederholen kannst.

Welche Datei hat welche Aufgabe?

Datei	Zweck
<code>Aufgabe6.cir</code>	Beschreibung der Schaltung und Simulationsbefehle
<code>nand2_tran.txt</code>	Zeit und berechnete Spannungen als Tabelle
<code>plot.py</code>	Liest die Tabelle und zeichnet Kurven
<code>nand2_zeitverlauf.png</code>	Bild der drei Spannungsverläufe
<code>auswertung.md</code>	Deine Interpretation und offenen Fragen


Im alten Blatt war `nand2.cir` als Dateiname vorgeschlagen. Deine vorhandene Datei heißt `Aufgabe6.cir`; wir verwenden ab jetzt diesen Namen.

So arbeitest du mit dieser Erklärung

Lies zunächst Seiten 2–3 neben der Datei. Lies danach Quellen und Steuerbefehle auf Seiten 4–5. Erst dann starte die Simulation. Seiten 6–7 helfen beim Auswerten; Seite 8 behandelt die freiwillige Vertiefung. Das neue Aufgabenblatt prüft die Inhalte mit kleineren Teilfragen.

Buchbezug: DDCA RISC-V Edition 1.7.4–1.7.8; vorhandene Tag-6-Netzliste. Eigene Erklärungen und schematische Abbildungen.

Warum vier Transistoren NAND ergeben



Kästen sind vereinfachte Schaltermodelle. A/B steuern die Gates; sie sind nicht Teil des gezeichneten senkrechten Strompfads.

Oben: zwei alternative Wege

pMOS leitet bei LOW am Gate, bezogen auf seine hier an V_{DD} liegende Source. Die beiden pMOS liegen parallel. Entweder MPA *oder* MPB kann Y nach oben ziehen. Ihre Leitbedingung ist $\overline{A} + \overline{B}$.

Unten: ein Weg mit zwei Schaltern

nMOS leitet bei ausreichend hoher Gate-Source-Spannung. In der Reihenschaltung müssen MNA *und* MNB eingeschaltet sein, damit Y über X bis GND verbunden ist. Ein ausgeschalteter Transistor unterbricht den ganzen Pfad. Die logische Leitbedingung des Pull-down-Netzes ist AB .

A	B	MPA	MPB	MNA	MNB	Y
0	0	an	an	aus	aus	HIGH
0	1	an	aus	aus	an	HIGH
1	0	aus	an	an	aus	HIGH
1	1	aus	aus	an	an	LOW

Beispiel A=1, B=0: MNB sperrt den Weg nach GND. MPB leitet nach V_{DD} . Darum wird Y HIGH, obwohl MNA eingeschaltet ist. **An bedeutet leitend, nicht automatisch Ausgang HIGH.** Ein aktiver nMOS-Pfad nach Masse erzeugt LOW. Die Tabelle ist das vereinfachte Modell für stabile binäre Eingaben; während Flanken sind Spannungen und Leitfähigkeiten kontinuierlich.

03 / DIE BAUTEILZEILEN

Die Netzliste Wort für Wort lesen

```
VDD vdd 0 DC 3.3
MPA y a vdd vdd PM W=2u L=1u
MPB y b vdd vdd PM W=2u L=1u
MNA y a x 0 NM W=1u L=1u
MNB x b 0 0 NM W=1u L=1u
CL y 0 10p
```

Spannungsquelle und Knoten

Bei `VDD vdd 0 DC 3.3` ist das erste `VDD` der Bauteilname. Danach folgen Plusknoten `vdd` und Minusknoten `0`. Die Quelle hält $V(vdd) - V(0) = 3,3 \text{ V}$ konstant. `0` ist der besondere Masseknoten von SPICE. Gleich benannte Knoten sind verbunden, auch wenn ihre Zeilen weit auseinanderstehen.

MOSFET: immer D, G, S, B

Die Reihenfolge ist: **Name – Drain – Gate – Source – Body – Modell – Geometrie.**

Name	Drain	Gate	Source	Body	Modell
MPA	y	a	vdd	vdd	PM
MPB	y	b	vdd	vdd	PM
MNA	y	a	x	0	NM
MNB	x	b	0	0	NM

MNA: verbindet Y mit X, gesteuert von A. Sein Body liegt trotzdem an Masse. **MNB:** verbindet X mit Masse, gesteuert von B. Der gemeinsam benannte Knoten X erzeugt die Reihenschaltung. **MPA/MPB:** haben denselben Drain Y und dieselbe Source vdd; das ergibt die Parallelschaltung. Gate A/B hält ihre Steuerungen getrennt.

Breite, Länge und Last

`W=2u L=1u` bedeutet Kanalbreite $2 \mu\text{m}$ und Kanallänge $1 \mu\text{m}$. Diese Werte sind Geometrieangaben, keine Zeiten. Erst der Kontext gibt dem Suffix seine Einheit. `CL y 0 10p` ist eine Lastkapazität von 10 pF zwischen Y und Masse. Sie wird beim Wechsel geladen oder entladen, wie der Kondensator aus Tag 3. Gate-Eingänge und Leitungen erzeugen solche Lasten auch ohne separaten Kondensator; hier stellen wir sie ausdrücklich als CL dar.

```
.model NM NMOS (LEVEL=1 VTO=0.7 KP=100u LAMBDA=0.02)
.model PM PMOS (LEVEL=1 VTO=-0.7 KP=50u LAMBDA=0.02)
```

NM/PM sind selbstgewählte Modellnamen, NMOS/PMOS die Typen. LEVEL=1: einfaches MOS-Modell. VTO: Schwellspannungsparameter in Volt. KP: Stromstärkeparameter (A/V^2), LAMBDA: Kanallängenmodulation ($1/\text{V}$). Zusammen mit W/L bestimmen sie das Modellverhalten. Die Parameter sind Lernwerte. Du musst sie hier nicht herleiten.

04 / EINGÄNGE AUTOMATISCH UMSCHALTEN

PULSE verstehen

```
VA a 0 PULSE(0 3.3 20u 0.01u 0.01u 19.99u 40u)
VB b 0 PULSE(0 3.3 10u 0.01u 0.01u 9.99u 20u)
```

VA ist die Quelle für A, VB die für B. Beide messen gegen Masse. Die sieben Werte innerhalb von PULSE haben feste Positionen:

Position	Bedeutung	VA	VB
1	Startspannung	0 V	0 V
2	Pulsspannung	3,3 V	3,3 V
3	Verzögerung bis erste Flanke	20 μ s	10 μ s
4	Anstiegszeit	0,01 μ s	0,01 μ s
5	Abfallzeit	0,01 μ s	0,01 μ s
6	Dauer auf Pulsspannung	19,99 μ s	9,99 μ s
7	Periode	40 μ s	20 μ s

So liest du den Verlauf von A

Bis 20 μ s bleibt A bei 0 V. Zwischen 20 und 20,01 μ s steigt A auf 3,3 V. Danach bleibt es 19,99 μ s oben, also bis 40 μ s. Die folgende Abfallflanke endet bei 40,01 μ s und liegt außerhalb unseres Beobachtungsfensters.

Warum wechselt B schneller?

B steigt erstmals bei 10 μ s und fällt ab 20 μ s. Bei 30 μ s steigt es wieder. Die Periode ist der Abstand zwischen zwei gleichartigen Flanken: $30 - 10 = 20 \mu$ s. Sie ist nicht dasselbe wie die HIGH-Dauer.

Messzeit	A	B	Kombination
5 μ s	LOW	LOW	00
15 μ s	LOW	HIGH	01
25 μ s	HIGH	LOW	10
35 μ s	HIGH	HIGH	11

Wir messen in den stabilen Abschnitten, nicht direkt bei 10, 20 oder 30 μ s. Bei 20 μ s wechseln beide Eingänge. Wegen endlicher Flanken und Verzögerungen kann Y dort kurz abweichen; eine statische Wahrheitstabelle beschreibt solche Übergänge nicht vollständig.

Suffixe sicher lesen

1 μ s = 10^{-6} s. 0,01 μ s = 10^{-8} s = 10 ns. In SPICE steht dafür u; n bedeutet 10^{-9} , p bedeutet 10^{-12} . Das Suffix m steht für Milli, nicht Mega. In unseren Quellen sind die ersten zwei Werte Volt, die restlichen Sekunden.

05 / ANALYSE UND DATEIAUSGABE

Was berechnet ngspice?

```
.control
set wr_singlescale
set wr_vecnames
tran 0.05u 40u 0 0.05u
wrdata nand2_tran.txt v(a) v(b) v(y)
meas tran y_00 FIND v(y) AT=5u
meas tran y_01 FIND v(y) AT=15u
meas tran y_10 FIND v(y) AT=25u
meas tran y_11 FIND v(y) AT=35u
quit
.endc
.end
```

.control/.endc begrenzen den Steuerblock. Hier stehen Befehle, die Analysen starten und Daten ausgeben. **.end** beendet die Schaltungsbeschreibung. **quit** beendet ngspice nach dem automatischen Lauf. Die erste Zeile der Gesamtdatei ist ein Titel; Zeilen mit * am Anfang sind Kommentare.

Die vier Argumente von tran

tran 0.05u 40u 0 0.05u heißt:

Argument	Bedeutung
0.05u	Ausgabe-/Referenzschrittweite: $0,05 \mu\text{s} = 50 \text{ ns}$
40u	Endzeit: $40 \mu\text{s}$
0	Beginn der gespeicherten Ausgabe: 0 s
0.05u	Maximaler interner Zeitschritt: $0,05 \mu\text{s}$

ngspice verwendet adaptive Zeitschritte und verkleinert sie zum Beispiel an Flanken. Die exportierte Tabelle muss daher **keine gleichmäßigen Zeitabstände** haben. 50 ns ist keine Gatterverzögerung. Ohne UIC wird zunächst ein Arbeitspunkt als Ausgangszustand berechnet.

Was bedeutet wrdata?

wrdata schreibt die berechneten Spannungen in eine Textdatei. wr_singlescale sorgt für eine gemeinsame Zeitspalte statt mehrfacher Zeitspalten. wr_vecnames ergänzt eine Kopfzeile. Danach stehen pro Zeile Zeit, V_A , V_B und V_Y . Die Plot-Hilfe erwartet genau dieses Format.

Messwerte direkt im Terminal

meas tran y_00 FIND v(y) AT=5u liest den Ausgang bei $5 \mu\text{s}$ ab; ngspice interpoliert bei Bedarf zwischen Zeitpunkten. y_00 ist nur der Name des Messergebnisses. Er stellt **keine Eingänge ein**. Die Eingabekombination muss durch V_A und V_B tatsächlich anliegen.

06 / MESSWERTE LESEN

Vom Spannungsplot zur NAND-Tabelle

Start im richtigen Ordner

```
cd "$HOME/Learning/Semiconductors : AI Hardware/ai-hardware-journey/01_digital/03_cmos/tag06"
ngspice -b Aufgabe6.cir
source "$HOME/.venvs/ai-hardware-spice/bin/activate"
python plot.py nand
```

-b startet den Batch-Lauf. source aktiviert deine vorhandene Python-Umgebung für die Plot-Hilfe. Das Bild heißt nand2_zeitverlauf.png. Die Befehle erzeugen die Ausgaben im aktuellen Ordner; vorhandene gleichnamige Ergebnisdateien werden beim erneuten Lauf ersetzt.

Eine Zeile vollständig auswerten

Für 25 μs prüfen wir zuerst A=3,3 V und B=0 V, also A=1, B=0. NAND erwartet Y=1. Der berechnete Ausgang liegt nahe 3,3 V. Nach unseren Übungsgrenzen ist das HIGH: Vorhersage und Messung stimmen überein.

Zeit	A	B	V_Y ungefähr	Y	NAND passt?
5 μs	0	0	3,3 V	1	ja
15 μs	0	1	3,3 V	1	ja
25 μs	1	0	3,3 V	1	ja
35 μs	1	1	$5,09 \cdot 10^{-8}$ V	0	ja

Das sind Referenzwerte aus unserer Level-1-Simulation. Vergleiche sie mit deinem eigenen Lauf; kleine numerische Abweichungen ändern die Logik nicht.

Wissenschaftliche Schreibweise

3.30000e+00 bedeutet $3,3 \cdot 10^0 = 3,3$ V. 5.09231e-08 bedeutet ungefähr 0,0000000509 V: sehr nahe 0 V. Es ist kein Fehler, wenn der berechnete Ausgang nicht exakt null ist. Für diese Übung: bis 0,8 V LOW, ab 2,0 V HIGH, dazwischen nicht garantiert. Diese Prüfgrenzen sind Vorgaben der Übung, keine charakterisierte Logikfamilie.

Was der Plot zeigt

Die waagerechte Achse ist hier **Zeit in Mikrosekunden**. A, B und Y werden untereinander dargestellt. Suche erst den Zeitpunkt, lies A und B, dann Y. Die Inverter-Kennlinie aus Aufgabe 5 hatte dagegen Eingangsspannung auf der waagerechten Achse. DC-Sweep und Transientenanalyse beantworten verschiedene Fragen.

07 / AUFGABE 7: AUSWERTUNG

Ergebnisse erklären und sichern

Was ist ein guter Abschluss?

Die Datei läuft und die vier Werte passen. Jetzt soll deine Auswertung zeigen, dass du die Ergebnisse begründen und später reproduzieren kannst. Ein Absatz mit „alles richtig“ reicht dafür nicht; ein langer Bericht ist aber auch nicht nötig.

```
# Tag 6: CMOS-NAND
## Aufbau
Versorgung, Transistortypen, Reihen-/Parallelschaltung,
Lastkapazitaet und verwendete Modelle.
## Durchfuehrung
Dateiname, Terminalbefehl, Simulationsdauer,
Messzeitpunkte und verwendete Logikgrenzen.
## Ergebnis
Tabelle: Zeit, A, B, Ausgangsspannung, Y, Soll/Ist.
Verweis auf den Zeitverlaufsplot.
## Erklaerung
Einen HIGH-Fall und den LOW-Fall ueber die Pfade erklaren.
## Grenzen und offene Fragen
Was ist vereinfacht? Was kann ich noch nicht erklaren?
```

Die Überschriften sind eine Vorlage für auswertung.md, keine fertige persönliche Antwort. Fülle sie mit deinen Messwerten und eigenen Sätzen.

Was zeigt der Aufbau zusätzlich zur Wahrheitstabelle?

Er zeigt, welche Transistoren leiten, welcher Pfad den Ausgang auflädt oder entlädt und warum eine Lastkapazität Verzögerungen verursacht. Die Tabelle allein enthält keine Zeit, keine Spannungen und keine Last.

Häufige Fehler systematisch finden

Beobachtung	Erster sinnvoller Check
Datei nicht gefunden	Terminalordner und exakten Dateinamen prüfen.
Unbekanntes Modell	Stimmen NM/PM in Transistor- und .model-Zeilen überein?
Falscher Ausgang	D–G–S–B und Reihen-/Parallelschaltung prüfen.
Plot liest falsche Spalten	Beide set-Befehle und Reihenfolge von wrdata prüfen.
Merkwürdiger Flankenwert	Stabilen Zeitpunkt statt Umschaltmoment auswählen.

Grenzen der Aussage: Vier stabile Kombinationen prüfen die NAND-Funktion bei dieser Versorgung und Last im gewählten Modell. Sie beweisen nicht korrekte Funktion bei allen Temperaturen, Fertigungsschwankungen oder beliebiger Geschwindigkeit. Das Level-1-Modell bildet moderne Chips nur grob ab.

NOR, Transmission Gate, Pseudo-nMOS

NOR: Das Pull-down-Netz anders verbinden

NOR soll schon dann LOW werden, wenn A *oder* B eine 1 ist: $Y = \overline{A + B}$. Daher liegen die nMOS **parallel**: Jeder bietet einen Weg nach GND. Die pMOS liegen **in Reihe**: Nur wenn beide Eingänge 0 sind, leiten beide und ziehen Y nach HIGH.

	NAND	NOR
nMOS-Netz	Reihe	parallel
pMOS-Netz	parallel	Reihe
Wann wird Y LOW?	A und B sind 1	A oder B ist 1
Transistorzahl für zwei Eingänge	4	4

Die Netzwerke müssen sich ergänzen. Nur das nMOS-Netz umzubauen und die pMOS unverändert zu lassen ergibt nicht automatisch ein korrektes NOR.

Transmission Gate: ein steuerbarer Durchgang

Ein nMOS und ein pMOS liegen parallel *zwischen zwei Signalknoten*. Sie verbinden nicht wie beim Inverter den Ausgang abwechselnd mit den Versorgungsschienen. Das Gate des nMOS bekommt EN, das des pMOS $\overline{EN}$.

EN	nMOS	pMOS	Verbindung
0	aus	aus	unterbrochen
1	an	an	leitend

Der nMOS reicht LOW gut weiter, der pMOS HIGH. Zusammen bilden sie einen bidirektionalen Schalter für Signale innerhalb des vorgesehenen Spannungsbereichs. EN steuert die Verbindung, nicht den übertragenen Datenwert. Eine 0 kann daher auch durch ein eingeschaltetes Transmission Gate übertragen werden.

Pseudo-nMOS: bewusster Kompromiss

Ein schwacher pMOS zieht dauerhaft nach oben. Das nMOS-Netz ist so ausgelegt, dass es ihn bei einem LOW-Ausgang überstimmt. Dann fließt allerdings dauerhaft Strom von V_{DD} nach GND. Man spart in bestimmten Schaltungen Transistoren, bezahlt aber mit statischer Leistung. Das ist nicht unser komplementäres NAND.

Was du davon jetzt können sollst

NOR anhand der Strompfade skizzieren und erklären. Transmission Gate als steuerbare Verbindung erkennen. Bei Pseudo-nMOS den dauerhaften Strompfad bei LOW benennen. Du musst hierfür noch keine zusätzliche SPICE-Datei bauen.