Contador de uns

Alunos:
Richard Tavares de Medeiros
Jon Ernane Medeiros Da Costa Rotaeche
Emanuel Lucas Pereira Moura
Igor Gabriel Freitas de Oliveira

1 - Monte a tabela verdade do circuito, explicitando quais são as entradas e quais são as saídas e todas as possibilidades que o circuito lógico pode valer.

A	B	C	S1	S2
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

2 - A equação do circuito é:


$$S1 = A'\cdot B\cdot C + A\cdot B'\cdot C + A\cdot B\cdot C' + A\cdot B\cdot C$$

$$S2 = A'\cdot B'\cdot C + A'\cdot B\cdot C' + A\cdot B' \cdot C' + A\cdot B\cdot C$$

É possível simplificar utilizando alguns dos postulados e identidades da lógica Booleana? Se sim, mostre qual a menor equação do circuito que você consegue obter.

S1 = A'BC + AB'C + ABC' + ABC

A \ BC	00	01	11	10
0	0	0	1	0
1	0	1	1	1





S2 = A'B'C + A'BC' + AB'C' + ABC

A \ BC	00	01	11	10
0	0	1	0	1
1	1	0	1	0

S2 = A'B'C + A'BC' + AB'C' + ABC
S2 = A'(B'C + BC') + AB'C' + ABC
S2 = A'(B'C + BC') + A(B'C' + BC)
S2 = A'(C xor B) + A(B xnor C)

3 - Represente os circuitos na forma de portas lógicas (caso simplifique a equação, represente o circuito simplificado).





4 - Descreva o circuito em VHDL e simule-o utilizando o Quartus/Modelsim. Para utilizar as portas lógicas, crie um projeto separado para cada porta e utilize o comando “COMPONENT” e “PORT MAP”.

(tá no github link, mas vou passar o código para aqui)

5 - Mapeie os circuitos em uma FPGA, fazendo com que as entradas A, B e C sejam chaves (switches) e as saídas S1 e S2 sejam LED's.

A - > SW[0] PIN_N25
B -> SW[1] PIN_N26
C -> SW[2] PIN_P25

S1 -> LEDR[1] PIN_AF23
S2 -> LEDR[0] PIN_AE23