

### Dipartimento di Scienze Fisiche, Informatiche e Matematiche

### 1. Introduzione

### Architettura dei calcolatori [MN1-1143]

Corso di Laurea in INFORMATICA (D.M.270/04) [16-215] Anno accademico 2020/2021 Prof. Andrea Marongiu andrea.marongiu@unimore.it

È vietata la copia e la riproduzione dei contenuti e immagini in qualsiasi forma.

È inoltre vietata la redistribuzione e la pubblicazione dei contenuti e immagini non autorizzata espressamente dall'autore o dall'Università di Modena e Reggio Emilia.

### Contatti docenti

- Prof. Andrea Marongiu
  - Dott. Gianluca Brilli (esercitazioni Logisim, assembly)
- Ricevimento: <u>su appuntamento</u> (via email)
  - Ufficio MO-18-02-027
    - Edificio Matematica (via Campi 213 b) secondo piano
  - High-Performance Real-Time (HiPeRT) Lab
    - Edificio Matematica (via Campi 213 b) primo piano
    - Website: <u>hipert.unimore.it</u>
    - Mail: nome.cognome@unimore.it

ma alla luce dei nuovi provvedimenti per il coronavirus...

### Contatti docenti

- Prof. Andrea Marongiu
  - Dott. Gianluca Brilli (esercitazioni Logisim, assembly)
- Ricevimento: <u>su appuntamento</u> (via email)
  - Email
  - Sessioni Google Meet/Collaborate

## Materiale del corso

- Il materiale del corso verrà reso disponibile su Dolly
  - Man mano che si procede con la pubblicazione delle videolezioni
- Gli annunci verranno pubblicati sulla stessa pagina

# Piattaforme per lezioni ed esami

- Dolly rimane la principale piattaforma di riferimento
  - Oltre ai materiali, tutte le comunicazioni avverranno tramite Dolly
- Finché rimarremo in modalità a distanza useremo le seguenti piattaforme
  - Google Meet
  - Collaborate (integrato in Dolly)
- Per gli esami (che probabilmente saranno a distanza)
  - Google Meet
  - Collaborate
  - SEB

## Libri di testo

Le dispense fornite dal docente sono in generale sufficienti se si seguono le lezioni. A complemento (o se non si possono seguire le lezioni), si suggeriscono i seguenti libri di testo:

#### Per la parte di reti logiche:

M. Morris Mano, Charles Kime, Tom Martin, "Reti logiche", 5/Ed.,

Pearson Editore

ISBN: 9788891905819

https://www.pearson.it/opera/pearson/0-6794-reti\_logiche

### Per la parte di microarchitettura CPU e assembly RISC-V:

David A Patterson, John L Hennessy, "Struttura e progetto dei calcolatori - Progettare con RISC-V" Edizione italiana a cura di Alberto Borghese.

Zanichelli Ed.

ISBN: 9788808820594

https://www.zanichelli.it/ricerca?q=978.8808.82059.4

### Libri di testo

#### Testi aggiuntivi:

David A. Patterson, John L. Hennessy, "Computer Organization and Design - RISC-V Edition: The Hardware Software Interface".



Morgan Kaufmann, 2018.

ISBN 9780128122761.


Giacomo Bucci, "Calcolatori elettronici. Architettura e organizzazione", IVed.

Mc. Graw Hill

ISBN: 9788838675461

https://www.mheducation.it/calcolatori-elettronici-architettura-e-organizzazione-4-ed-9788838675461-italy


# Programma del corso



OP Code Addr 1 Addr 2

Equivalent mnemonic:


3.CPU (RISC-V



Immediate value

addi \$r1, \$r2, 350

### 1.Logic circuits



VLSI design

### 1. Reti logiche

- RL combinatorie
- RL sequenziali
- Macchine a stati finiti (FSM)

#### 2. Instruction Set Architecture RISC V


- Struttura dell'ISA RISCV
- programmazione assembly RISCV

### Progettazione di una CPU RISC V

- Datapath e logica di controllo
- Pipeline
- Hazards e forwarding
- Sottosistema di memoria

- Prova scritta
  - Domande a risposta singola, multipla, libera
- Prova orale
  - Su tutto il programma
  - Tipicamente si incentra sui «punti deboli» riscontrati allo scritto
  - Fa media con lo scritto
- Una prova scritta sufficiente (18/30) rimane valida <u>fino</u>
   alla fine della sessione seguente
  - Es., con uno scritto superato a Giugno (sessione estiva), si ha tempo per effettuare l'orale o registrare il voto fino a Settembre
  - Far correggere una prova scritta successiva (es., per provare ad aumentare il voto) sovrascrive l'esito della prova più vecchia

- Prova scritta tipo
  - PARTE 1 Risposta singola
  - Una sola risposta corretta
  - Occorre indicare il ragionamento seguito
  - È indicato il punteggio per la risposta corretta
  - E quello per la risposta sbagliata



#### Architettura dei Calcolatori Prova scritta – 21 gennaio 2020 – <u>1h30</u>

#### PARTE 1 - RISPOSTA SINGOLA - Ogni domanda ha una sola risposta VERA.

- Una risposta esatta fa acquisire il punteggio positivo riportato a fianco della domanda
- Una risposta errata fa perdere il punteggio negativo riportato a fianco della domanda
- · Una risposta lasciata in bianco viene valutata 0
- (2, -.5) I sistemi Blu-Ray hanno una velocità di lettura di circa 5MB/s e una capacità di 25 GB. Quanto tempo è necessario per leggere l'intero disco?
  - a) circa 5 secondi
  - b) circa 0,2 secondi
  - c) circa 5000 secondi
  - d) circa 200 secondi
- (2, -.5) Si supponga che un programma richieda l'esecuzione di 50x10^6 istruzioni FP, 100x10^6
  istruzioni INT, 80x10^6 istruzioni di lettura/scrittura e 15x10^6 istruzioni di salto condizionato. Il
  CPI per ciascun tipo di istruzione è rispettivamente di 1, 1, 4 e 2. Di quanto occorre aumentare il
  CPI delle istruzioni FP se si vuole che il programma impieghi il doppio del numero di cicli a
  eseguire?
  - a) 2
  - b) 11
  - c) 10
  - d) 5
- (2, -.5) Si supponga che x5 contenga il valore 0x0000 0000 0101 0000. Determinare il contenuto di x6 dopo l'esecuzione delle seguenti istruzioni:

```
bge x5, x0, ELSE
jal x0, FINE
```

ELSE: ori x6, x0, 2

FINE:

- a) 2
- b) 0
- c) 5
- d) 50
- 4. (2, -.5) Si supponga che una CPU abbia una cache di primo livello e una di secondo livello, con tempi di accesso rispettivamente di 1ns e 2ns. Il tempo di accesso alla memoria centrale è di 10ns. Se hanno successo il 20% di accessi alla cache di primo livello e il 60% degli accessi alla cache di secondo livello, qual è il tempo medio di accesso?
  - a) 1,2ns
  - b) 6ns
  - c) 3,4ns
  - d) 2ns

Architettura dei Calcolatori – Prof. Arlanda marongia

- Prova scritta tipo
  - PARTE 2 Risposta multipla
  - Da una a 4 risposte corrette
  - Occorre indicare il ragionamento seguito
  - Un punto per ogni risposta corretta
  - -0,5 punti per ogni risposta sbagliata

#### PARTE 2 - (POSSIBILI) RISPOSTE MULTIPLE -

Ogni domanda può avere da una a quattro risposte CORRETTE.

- Ogni risposta esatta viene calcolata: +1
- Ogni risposta errata viene calcolata: -0.5
- Una risposta lasciata in bianco viene calcolata: 0
- 5. Si consideri l'esecuzione della seguente istruzione RISC-V:


and rd, rs1, rs2

Quali affermazioni sul funzionamento di un datapath pipelined sono corrette?

- a) La ALU e la data memory eseguono entrambe lavoro utile
- b) La immediate generation unit non esegue lavoro utile
- c) Durante la fase di decode il register file esegue lavoro utile
- d) La ALU non esegue lavoro utile
- 6. Si considerino le seguenti misure di prestazioni di un programma compilato per due calcolatori:

Misura	Calcolatore A	Calcolatore B
Numero di istruzioni	10 miliardi	8 miliardi
Frequenza di clock	4 GHz	4 GHz
CPI	1,0	1,1

- a) Il calcolatore A esegue il programma più velocemente
- b) Il calcolatore B esegue il programma più velocemente
- c) Il calcolatore A ha il valore più alto di MIPS
- d) Il calcolatore B ha il valore più alto di MIPS
- 7. Quali delle seguenti affermazioni sono corrette?
  - a) Il valore restituito da una lettura dipende da quali blocchi si trovano nella cache.
  - b) Le gerarchie di memorie sfruttano la località temporale.
  - Accedere al livello più alto della gerarchia di cache ha il costo più alto del sistema di memoria.
  - d) La maggior parte della capacità di una gerarchia di memoria si trova nel livello più basso.
- 8. Si consideri la seguente rete logica:



Quali affermazioni sono vere?

- a) Z1=Z2
- b) Z=Z1\*Z2
- c) Z= AB'+BC'
- d) Z=Z1+Z2

- Prova scritta tipo
  - PARTE 3 Domande aperte
  - Tre esercizi sui tre blocchi principali del corso
  - Il punteggio massimo è indicato nell'intestazione di ogni esercizio
  - Più dettagli del ragionamento si danno, più possibilità ci sono di avvicinarsi al punteggio massimo
    - Se il ragionamento è giusto...

#### PARTE 3 - DOMANDE APERTE

- Una risposta esatta fa acquisire il punteggio positivo riportato a fianco della domanda
- Una risposta errata può eventualmente causare una penalità che dipende dalla gravità dell'errore
- Una risposta lasciata in bianco viene calcolata: 0
- SI RICORDA CHE L'UNICO FOGLIO DA CONSEGNARE E' IN CALCE AL COMPITO. QUESTO FOGLIO, PUO' SERVIRE ESCLUSIVAMENTE COME "BRUTTA COPIA". EVENTUALI RISPOSTE SCRITTE IN QUESTO FOGLIO NON VERRANNO PRESE IN CONSIDERAZIONE
- (5 pt) Progettare un circuito sequenziale che opera secondo la tabella di stato seguente, utilizzando flip-flop D.

Present State		State	Input	Next State		
A	В	С	x	A	В	С
0	0	1	0	0	0	1
0	0	1	1	0	1	0
0	1	0	0	0	1	1
0	1	0	1	1	0	0
0	1	1	0	0	0	1
0	1	1	1	1	0	0
1	0	0	0	1	0	1
1	0	0	1	1	0	0
1	0	1	0	0	0	1
1	0	1	1	1	0	0

10. (6 pt) Si consideri il seguente programma assembly RISC-V. Supponendo di eseguire il codice su una versione della pipeline a cinque stadi che non gestisce i data hazards:

```
1d x28, 8(x10)
addi x28, x28, -10
sd x28, 8(x10)
sub x15, x12, x11
ld x13, 4(x15)
or x13, x15, x13
add x2, x6, x7
ld x12, 0(x2)
add x6, x2, x12
```

- a. si inseriscano delle NOP per garantirne il funzionamento corretto.
- assumendo che la pipeline sia già piena quando si esegue la prima istruzione, si dica quanti cicli impiega a eseguire questo codice.
- c. si riordini, se possibile, il codice per rimuovere eventuali NOP
- d. si dica quanti cicli impiega il codice riordinato a eseguire

- Prove scritte degli anni passati
  - Le prove degli appelli dell'anno scorso verranno pubblicate su Dolly
  - Normalmente un certo numero di prove vengono visionate a lezione in preparazione dei parziali



#### Esami Parziali

- Nel corso del semestre verranno fissate tre prove parziali (una per ognuno dei tre blocchi principali del corso)
- Chi frequenta le lezioni può accedere alle prove parziali.
- Chi supera tutte e tre le prove con un voto sufficiente può:
  - 1. Accedere all'orale con un voto della prova scritta pari alla media delle tre prove parziali. Il voto ha la durata di una prova scritta normale.
  - 2. Decidere di non sostenere l'orale. In questo caso il voto verbalizzato è derivato dalla media delle tre prove parziali, ma **non può superare 25/30.**

da rivalutare alla luce dell'evoluzione della situazione emergenza coronavirus



- Esami Parziali (date indicative)
  - metà aprile 2021 reti logiche
  - metà maggio 2021 ISA RISCV, programmazione assembly
  - metà giugno 2021 CPU RISCV, gerarchia di memoria
    - insieme al primo appello estivo standard

da rivalutare alla luce dell'evoluzione della situazione emergenza coronavirus

- Esami (scritto e orale)
  - Sessione estiva: tre appelli tra giugno e settembre 2021
  - Sessione autunnale: un appello tra settembre e ottobre 2021
  - Sessione invernale: due appelli tra gennaio e febbraio 2022