Arquitetura e Organização de Computadores II

Arquitetura de processador (Risc-v e Arm) e Arquiteturas MIMD (AMP e SMP)

> André Carvalho Rayssa Muniz Ricardo André Victor Gabriel

Arquitetura de Processadores

RISC-V & ARM

- Processamento eficiente e consumo de energia reduzido
- Operações aritméticas e lógicas
- Formatos de instrução de comprimento fixo
- O RISC-V é uma arquitetura de código aberto, enquanto o ARM tem um proprietário

AMP & SMP

- Amp, permite uma execução independente de instruções sem coordenação com outros processadores
- SMP compartilham uma memória comum e uma unidade de controle em vários processadores, permitindo a execução coordenada de instruções

Processadores RISC-V & ARM

- Possuem um conjunto fixo de instruções com um número limitado de instruções
- As instruções RISC-V são de largura fixa, enquanto as instruções ARM são de comprimento variável
- Usam uma variedade de tipos de dados, incluindo inteiros, números de ponto flutuante e vetores
- Podem ser classificadas em diferentes tipos, como aritmética, carregar/armazenar, transferência de controle e instruções do sistema
- Possuem uma unidade de controle que busca instruções e controla os caminhos de dados para executar instruções
- Possuem um conjunto de registradores de propósito geral e registradores de propósito especial para tarefas específicas



Processadores AMP & SMP

- A arquitetura AMP consiste em vários processadores com diferentes capacidades, onde cada processador é responsável por uma tarefa específica
- A arquitetura SMP consiste em múltiplos processadores com capacidades idênticas, onde cada processador executa as mesmas tarefas simultaneamente
- No AMP, a comunicação entre os processadores geralmente ocorre por meio de memória compartilhada ou passagem de mensagens
- No SMP, a comunicação entre os processadores geralmente é feita por meio de um sistema de memória compartilhada ou protocolos de comunicação entre processadores (IPC).
- Tanto o AMP quanto o SMP têm suas vantagens e desvantagens, dependendo do caso de uso pretendido.

Características Gerais x Dispositivos

	RISC-V	ARM
Tamanho da palavra de código e de dados	Palavras num intervalo de 8 a 64 bits. tamanho pode variar dentro desse intervalo, suportando dados de 8, 16, e 64 bits, dependendo da implementação do RISC-V.	Tamanho da palavra de 32 bits. (instruções de 32 bits). Porém, pode variar de acordo com a versão do processador. Ex: ARMv6 -> palavra de código: 32 bits. Palavra de dados: 32 ou 16 bits.
Desempenho	Mínimo gasto de energia, sem gerar uma sobrecarga em outras partes do seu sistema	Bastante eficiente(principalmente por watt), além de possuir uma boa dissipação de calor sem comprometer o desempenho
Modos de endereçamento	Há 4 modos de endereçamento: - Imediato; - Registrador; - Deslocamento de base; - Relativo ao PC	Por endereçamento imediato, endereçamento por registradores, endereçamento de deslocamento, por auto-incremento e por auto-decremento, e pós-incremento para a

avaguaça da lagas da repetição

Características Gerais x Dispositivos


	RISC-V	ARM
Pipeline	Dividido em 5 etapas: Ifetch- Busca da informação; Reg/Dec- leitura/decodificação; Exec- execução; Mem: acesso à memória de dados; WrB: escrita do resultado das operações no banco de registradores	Dividido em 3 etapas: Busca de informação; Decodificação; Execução
Código aberto ou fechado	Código aberto	Não possui código aberto

Definição: A taxonomia de Flynn é um modelo de classificação de arquitetura de computadores baseado no fluxo de instrução e dados. Este modelo é dividido em quatro categorias: SISD, SIMD, MISD e MIMD.

- SISD (Single Instruction Single Data)
- SIMD (Single Instruction Multiple Data)
- MISD (Multiple Instruction Single Data)
- MIMD (Multiple Instruction Multiple Data)


• SISD:

- Única Instrução
- Único caminho de dados
- Processamento sequencial
- Armazenamento na memória Primária
- Uma única unidade de controle
- Processadores convencionais



• SIMD:

- Mesma instrução executada simultaneamente sobre diversos conjunto de dados
- Unidade de controle central
- ULA's e memorias distribuidas por cada processador
- Processadores de fabricação especializada




• MISD:

- Executa diferentes operações no mesmo conjunto de dados
- Não são muito úteis na maioria das aplicações

MISD Instruction Pool Processor Processor

• MIMD:

- Cada processador pode executar seu próprio fluxo de instruções
- Capazes de fazer qualquer tipo de aplicação
- Memória Compartilhada
- Memória Distribuída



Arquitetura AMP x SMP

Desempenho & Sincronismo

A arquitetura **SMP** geralmente supera a arquitetura **AMP**. Ela permite que vários processadores acessem uma única memória compartilhada e barramento do sistema, proporcionando melhor coordenação e sincronização entre os processadores.

SEQUENTIAL SOFTWARE

NEW CONCEPT

FINDING CONCURRENCY DESIGN SPACE

PARALLEL EXECUTION DESIGN SPACE


Architectural Patterns

Algorithm Strategy Patterns

Supporting Structures

Implementation Strategy Patterns

De modo geral a arquitetura que oferece maior previsibilidade de tempo é a **SMP**, já que é projetada para sincronizar vários processadores ou núcleos, permitindo melhor controle sobre o tempo e sincronização.



Arquitetura AMP x SMP


Concorrência & Comunicação

Na arquitetura **SMP**, todos os processadores competem por recursos compartilhados, como memória e interfaces de E/S, gerando certa concorrência. Em contrapartida, na arquitetura **AMP**, cada elemento de processamento possui recursos próprios, reduzindo a competição por recursos


~ exemplificação de operações com E/S

CPU E/S

Requisição




A comunicação entre processos e processadores na arquitetura **AMP** geralmente é realizada por meio de passagem de mensagens, o que pode ser menos eficiente do que a comunicação de memória compartilhada usada na arquitetura **SMP**.




Arquitetura AMP x SMP

Gerenciamento de Recursos

No que diz respeito ao gerenciamento de recursos, a arquitetura **SMP** requer hardware e software mais complexos do que a arquitetura **AMP**, ela é mais simples e requer componentes de hardware e software menos complexos. Já a arquitetura **SMP** exige um sistema de memória compartilhada, que requer componentes adicionais de hardware e software, como controladores de memória, caches de memória e mecanismos de



Asymmetric Multiprocessing



Symmetric Multiprocessing