PROPOSAL PESERTA HACKATHON CHIP 2026

Kategori: IC Chip Design & FPGA Implementation

Topik 01: Secure Identity & Security Element Chip

Identitas Tim

Judul Ide Desain Chip	Rancang Bangun *Silicon-Biometric Secure Element* Berbasis *Ring Oscillator* PUF dan *Error-Correction Logic* pada SoC FPGA untuk Autentikasi Anti-Kloning Identitas Digital
Nama Tim	Ruang Circuit
Ketua	Mochammad Riezky Syahrani Yusuf – Politeknik Elektronika Negeri Surabaya – riezky.mochammad07@gmail.com / 089612026343
Anggota 1	Imam Arifin – Politeknik Elektronika Negeri Surabaya – immarfn17@gmail.com / 085772644387
Anggota 2	Muhammad Hilmi Haidar Yahya – Politeknik Elektronika Negeri Surabaya – hihaidar445@gmail.com / 081259847373
Anggota 3	Muhammad Haniifan – Politeknik Elektronika Negeri Surabaya – m.haniifan006@gmail.com / 082140909640
Dosen Pembimbing	Taufiqurrahman, S.ST., M.T. – Politeknik Elektronika Negeri Surabaya

1. Ringkasan Ide (Executive Summary)

Masalah yang Diangkat

Produk pengamanan digital yang diterbitkan Peruri, seperti e-Meterai, sertifikat elektronik, dan dokumen identitas berbasis chip, bergantung pada kunci kriptografi rahasia yang tersimpan di dalam *secure element*. Pada praktik yang umum, kunci ditulis ke memori *non-volatile* (Flash atau EEPROM) saat proses produksi. Konsekuensinya, kunci benar-benar ada secara fisik di dalam chip sehingga dapat menjadi sasaran serangan melalui *microprobing*, analisis konsumsi daya (*side-channel analysis*), atau kebocoran pada tahap *key injection* di fasilitas produksi. Apabila satu kunci berhasil diekstrak, chip tiruan akan lolos verifikasi karena secara kriptografis tidak berbeda dengan chip asli.

Solusi yang Ditawarkan

Kami mengusulkan *Silicon-Biometric Secure Element*, yaitu blok keamanan yang tidak menyimpan kunci di memori. Kunci 128-bit dibangkitkan ulang setiap kali dibutuhkan dari karakteristik fisik silikon menggunakan *Physically Unclonable Function* (PUF) jenis *Ring Oscillator* (RO-PUF). Dua RO yang dirancang identik akan berosilasi pada frekuensi yang sedikit berbeda karena variasi proses fabrikasi pada skala nanometer. Selisih frekuensi tersebut kami ubah menjadi bit kunci. Variasi ini bersifat acak dan tidak dapat dikendalikan, sehingga pabrikan pun tidak dapat membuat dua chip dengan respons yang sama.

Rancangan kami terdiri atas empat blok utama:

1. Larik RO-PUF berisi 512 RO (256 pasangan) dengan penempatan simetris, menghasilkan 256 bit respons mentah.
2. *Error-correction logic* tiga lapis: *reliability masking*, *majority voting*, dan kode Hamming(15,11) dengan *helper data*, agar kunci 128-bit konsisten meskipun suhu dan tegangan berubah.

3. Mesin autentikasi AES-128 yang memakai kunci PUF langsung di dalam *fabric* — kunci tidak pernah dikirim ke prosesor.
4. Aplikasi verifikator pada HPS (ARM Cortex-A9, Linux) untuk *enrollment* dan autentikasi *challenge-response*.

Implementasi pada DE10-Nano

DE10-Nano dipilih karena menggabungkan FPGA Cyclone V dan prosesor ARM dalam satu chip. Seluruh operasi yang menyentuh kunci berjalan di FPGA *fabric*; HPS hanya mengirim *challenge* dan menerima hasil enkripsi melalui register *memory-mapped* pada Lightweight Bridge. Kunci tidak pernah melewati prosesor.

Tabel 1. Pembagian fungsi pada SoC DE10-Nano

Bagian	Lokasi	Keterangan
Larik RO-PUF, unit ukur, *error correction*, AES-128	FPGA *fabric* (Cyclone V)	Seluruh operasi kunci berjalan di perangkat keras; kunci tidak melewati prosesor.
Enrollment, aplikasi verifikator, analisis data	HPS (ARM Cortex-A9)	Mengirim *challenge*, menerima *response*, menyimpan data publik (*mask* dan *helper data*).
Penghubung HPS – FPGA	Lightweight Bridge	Register *memory-mapped* (Avalon-MM) via Platform Designer.

Kebaruan & Keunggulan

Tabel 2. Perbandingan dengan penyimpanan kunci konvensional

Aspek	Penyimpanan kunci konvensional	Rancangan yang diusulkan
Lokasi kunci	Tersimpan permanen di memori *non-volatile*	Tidak disimpan; dibangkitkan dari sifat fisik silikon, hilang saat daya mati
Proses produksi	Memerlukan *key injection* di pabrik	Tidak perlu *key injection*; setiap chip punya identitas bawaan
Kloning	Kunci yang bocor dapat disalin ke chip lain	Menyalin *bitstream* tidak ikut menyalin karakteristik silikon
Paparan kunci	Kunci dapat dibaca oleh perangkat lunak	Kunci hanya ada di FPGA; HPS hanya menerima hasil enkripsi
Jalur ke ASIC	–	RTL dapat dibawa ke PDK SKY130 via OpenROAD/Yosys (RO-PUF telah di-*tapeout* pada Tiny Tapeout 07)

2. Latar Belakang & Rumusan Masalah (Problem Statement)

Latar Belakang

Peruri dikenal sebagai penjamin keaslian dokumen negara melalui fitur pengaman fisik seperti *watermark*, benang pengaman, dan tinta khusus. Ketika dokumen beralih ke bentuk digital, fitur pengaman tersebut membutuhkan padanan di tingkat perangkat keras, yaitu identitas yang melekat pada fisik chip itu sendiri. PUF dapat dipandang sebagai *watermark* silikon: ciri yang terbentuk secara alami selama fabrikasi dan tidak dapat direproduksi. Teknologi PUF sudah dipakai di industri untuk melindungi kunci perangkat. Bagi Indonesia, penguasaan teknologi ini merupakan langkah konkret menuju kemandirian chip keamanan nasional, sejalan dengan fokus PERURI Digital Summit 2026 pada semikonduktor dan kriptografi.

Rumusan Masalah & Fokus Perancangan

Membuat RO-PUF yang benar-benar berfungsi di FPGA memiliki beberapa tantangan teknis:

1. **Keunikan** — Bagaimana memastikan selisih frekuensi berasal dari variasi silikon, bukan dari perbedaan panjang jalur *routing*? Sintesis cenderung menghapus rantai inverter yang dianggap tidak berguna.
2. **Keandalan** — Bagaimana menghasilkan kunci 128-bit yang identik setiap kali dibangkitkan? Respons mentah mengalami *bit-flip* sekitar 1–5% akibat perubahan suhu, tegangan, dan derau.
3. **Integritas pengukuran** — RO berosilasi secara asinkron terhadap *clock* sistem 50 MHz, sehingga pembacaan *counter* langsung berisiko menimbulkan metastabilitas.
4. **Keamanan sistem** — Jika kunci dapat dibaca oleh prosesor atau perangkat lunak, keunggulan PUF menjadi tidak berarti.

Batasan Desain


- Platform: satu SoC FPGA DE10-Nano (Cyclone V SE), *clock* sistem 50 MHz.
- Fokus: autentikasi anti-kloning berbasis kunci simetris AES-128.
- Di luar cakupan prototipe: proteksi *side-channel* pada AES, enkripsi *bitstream*, dan penguncian *eFuse*. Ketiganya dicatat sebagai pengembangan menuju ASIC.

3. Proposed Chip Design

3.1 Solusi & Arsitektur Sistem

Diagram Blok Sistem

Gambar 1 menunjukkan arsitektur sistem secara keseluruhan. Garis putus-putus merah menandai batas keamanan: semua sinyal yang berkaitan dengan kunci berada di dalam batas ini dan tidak terhubung ke register yang dapat dibaca HPS.



Gambar 1. Arsitektur *Silicon-Biometric Secure Element* pada DE10-Nano

Alur Operasi

Tabel 3. Fase operasi sistem

Fase	Lokasi	Langkah
Enrollment (satu kali, di fasilitas terpercaya)	HPS + FPGA	1) Setiap pasangan RO diukur berulang kali. 2) Pasangan paling stabil dipilih sebagai *mask*. 3) *Helper data* dihitung. 4) Kunci didaftarkan ke basis data verifikator. 5) Bit LOCK diaktifkan.
Autentikasi (di lapangan)	FPGA	1) Verifikator mengirim *nonce* acak 128-bit. 2) FPGA merekonstruksi kunci dari PUF. 3) FPGA mengembalikan `AES-128(K, nonce)`. 4) Verifikator mencocokkan. Chip tiruan tidak dapat menghasilkan jawaban yang benar.

Rincian Modul RTL

Modul 1: `ro_cell` dan `ro_array` (sumber entropi). Setiap RO tersusun dari satu gerbang NAND sebagai *enable* dan enam inverter (tujuh tingkat inversi). Agar rantai tidak dihapus oleh sintesis, setiap *node* diberi atribut `(* keep *)` dan hasilnya diperiksa di *Technology Map Viewer*. Seluruh RO ditempatkan di dalam *Logic Lock Region* dengan struktur identik dan penempatan simetris.

Modul 2: `measure_unit` (pencacah frekuensi). Terdapat 16 unit ukur yang bekerja paralel; masing-masing memiliki dua *counter* 18-bit dan *multiplexer* 16:1, sehingga 256 pasangan selesai diukur dalam 16 putaran. RO dimatikan sebelum pembacaan *counter* sehingga metastabilitas dapat dihindari. Lintasan ini dideklarasikan sebagai *false path* pada berkas SDC.

Modul 3: `error_correction` (penstabil kunci). Tiga lapis: (1) *reliability masking* — memilih 195 pasangan terstabil dari 256; (2) *majority voting* — setiap bit diukur lima kali; (3) Hamming(15,11) — 195 bit dibagi menjadi 13 blok, *helper data* 52 bit. Sisa entropi sekitar 143 bit, masih di atas kebutuhan 128 bit.

Modul 4: `aes_auth` (mesin autentikasi). Inti AES-128 *open-source* (secworks/aes, BSD-2). Kunci dari Modul 3 mengalir langsung ke AES melalui jalur internal; tidak ada register yang dapat dibaca HPS yang berisi kunci saat mode LOCK aktif.

Modul 5: `control_fsm` dan `puf_regs` (antarmuka dan kendali). FSM mengatur urutan `IDLE → MEASURE → VOTE → CORRECT → KEY_READY → AES → DONE`. Komunikasi dengan HPS melalui register *memory-mapped* pada Lightweight Bridge (Tabel 4).

Antarmuka, Input/Output, dan Peta Register

Tabel 4. Peta register Avalon-MM

Offset	Register	Akses	Fungsi
0x00	`CTRL`	W	Bit 0 START_PUF, bit 1 START_AUTH, bit 31 LOCK
0x04	`STATUS`	R	BUSY, DONE, KEY_VALID, ECC_FAIL, LOCKED
0x08	`PAIR_SEL`	W	Indeks pasangan untuk pembacaan data mentah saat *enrollment*
0x0C	`RAW_DIFF`	R	Selisih *counter* pasangan terpilih; selalu 0 saat LOCKED
0x10–0x1C	`NONCE[0..3]`	W	*Challenge* 128-bit dari verifikator
0x20–0x2C	`RESP[0..3]`	R	Hasil `AES-128(K, nonce)`

Offset	Register	Akses	Fungsi
0x30–0x4C	`MASK[0..7]`	R/W	*Mask* 256-bit (publik)
0x50–0x54	`HELPER[0..1]`	R/W	*Helper data* 52-bit (publik)

Selain bus register, sistem memakai *clock* 50 MHz dari papan, tombol KEY0/KEY1 untuk memicu autentikasi dan *reset*, sakelar SW0 untuk memilih mode *enrollment* atau operasional, serta LED sebagai indikator hasil (hijau untuk chip asli, merah untuk autentikasi ditolak).

Desain Keamanan (Security-by-Design)

Keamanan kami jadikan dasar rancangan sejak awal. Aset yang dilindungi adalah kunci 128-bit dan respons mentah PUF. Kami mengasumsikan penyerang memiliki akses fisik ke perangkat, dapat membaca *bitstream*, dan dapat mengganti perangkat lunak di Linux.

Tabel 5. Model ancaman dan mitigasi

Ancaman	Mitigasi dalam rancangan
Pembacaan kunci dari memori	Kunci tidak disimpan; dibangkitkan ulang dari PUF setiap kali dibutuhkan.
Pembacaan kunci melalui perangkat lunak	Kunci hanya mengalir di dalam *fabric* menuju AES; HPS hanya menerima hasil enkripsi.
Pembacaan respons mentah setelah *enrollment*	Bit LOCK sekali tulis memaksa `RAW_DIFF` bernilai 0 dan menonaktifkan mode *enrollment*.
Kloning dengan menyalin *bitstream*	Karakteristik silikon chip lain berbeda; kunci yang direkonstruksi salah.
Serangan *replay*	Verifikator membangkitkan *nonce* acak baru pada setiap sesi.

Estimasi Penggunaan Resource FPGA

Tabel 6. Estimasi penggunaan resource

Komponen Resource	Estimasi Penggunaan	Kapasitas DE10-Nano
Logic Elements / ALM	±6.000–9.000 ALM (RO ±2.000–3.600; AES ±2.500–4.000; lainnya ±1.000)	110.000 LE / 41.910 ALM
Registers / Flip-Flop	±3.000–5.000	415.000
Block RAM (M10K)	< 20 Kbit (penyangga data pengukuran)	5.570 Kbit
DSP Blocks	0	112 DSP
Latensi autentikasi	< 50 ms (pengukuran ±13 ms, AES < 1 µs)	–

Dengan utilisasi logika sekitar 15–20%, masih tersedia ruang untuk menambah jumlah RO maupun modul kriptografi lain.

IP, Perangkat Lunak, dan Target Teknologi

- **IP yang digunakan:** inti AES-128 secworks/aes (BSD-2), HPS dan Lightweight Bridge dari Platform Designer. Modul RO-PUF, unit ukur, *error correction*, FSM, dan register dirancang sendiri oleh tim.
- **Perangkat lunak:** Intel Quartus Prime Lite (sintesis, Logic Lock, Chip Planner, Timing Analyzer, Power Analyzer), Questa/ModelSim Intel FPGA Edition, cocotb dan Verilator,

Platform Designer, SignalTap II, GCC ARM *cross-compiler*, Python (NumPy dan Matplotlib).

- **Target:** FPGA Cyclone V SE 5CSEBA6U23I7 pada DE10-Nano. RTL dirancang agar dapat dibawa ke PDK SkyWater SKY130 (130 nm) dengan alur OpenROAD/Yosys.

3.2 Rencana Pengujian

Simulasi RTL

Tabel 7. Skenario simulasi RTL

Kode	Skenario	Kriteria Lulus
SIM-1	Model perilaku RO, terhubung ke unit ukur	Bit respons sesuai RO yang lebih cepat; tidak terjadi *overflow counter*
SIM-2	Urutan FSM 16 putaran × 5 *vote*	Seluruh 256 pasangan terukur; transisi *state* sesuai rancangan
SIM-3	*Majority voting* dengan injeksi derau	Bit mayoritas benar jika maks. 2 dari 5 sampel salah
SIM-4	Dekoder Hamming, diuji *exhaustive*	Semua pola 0 dan 1 bit salah terkoreksi; 2 bit salah memicu `ECC_FAIL`
SIM-5	AES-128 dengan *test vector* FIPS-197	Keluaran identik dengan *test vector* standar
SIM-6	Akses register dan mekanisme LOCK	Setelah LOCK aktif, `RAW_DIFF` bernilai 0

Uji Hardware pada DE10-Nano

Tabel 8. Tahapan uji perangkat keras

Tahap	Pengujian	Verifikasi
HW-1	Sintesis dan penempatan	RO tidak terhapus, penempatan simetris, *timing* 50 MHz terpenuhi
HW-2	Frekuensi RO	Frekuensi aktual teramati via SignalTap, berada dalam rentang aman
HW-3	Keandalan	1.000 kali pembacaan respons mentah, hitung *intra-chip Hamming distance*
HW-4	Pengaruh suhu	HW-3 diulang pada suhu tinggi (*heater logic* internal + termometer IR)
HW-5	Rekonstruksi kunci	Minimal 1.000 kali rekonstruksi, termasuk setelah *power cycle*
HW-6	Uji kloning *end-to-end*	*Bitstream* + *helper data* dimuat ke chip/*region* lain; autentikasi harus ditolak

Metrik Keberhasilan Target

Tabel 9. Metrik keberhasilan

Metrik	Definisi	Target
Uniformity	Proporsi bit bernilai 1 pada respons	45–55%
Uniqueness	Rata-rata *Hamming distance* antarchip atau antar-*region*	40–50% (ideal 50%)
Reliability	Rata-rata *Hamming distance* antarpembacaan pada chip yang sama	*Bit error* < 5%
Rekonstruksi kunci	Kunci identik dengan hasil *enrollment*	0 kegagalan dalam ≥ 1.000 percobaan

Metrik	Definisi	Target
Uji kloning	Chip/*region* lain dengan *helper data* yang sama	100% ditolak
Latensi	Waktu dari START hingga DONE	< 50 ms
Utilisasi	Persentase ALM yang terpakai	< 25%

4. Referensi

[1] G. E. Suh dan S. Devadas, "Physical Unclonable Functions for Device Authentication and Secret Key Generation," *Proc. 44th ACM/IEEE Design Automation Conference (DAC)*, 2007, hlm. 9–14.

[2] A. Maiti, J. Casarona, L. McHale, dan P. Schaumont, "A Large Scale Characterization of RO-PUF," *Proc. IEEE Int. Symp. Hardware-Oriented Security and Trust (HOST)*, 2010.

[3] A. Maiti dan P. Schaumont, "Improved Ring Oscillator PUF: An FPGA-friendly Secure Primitive," *Journal of Cryptology*, vol. 24, no. 2, hlm. 375–397, 2011.

[4] Y. Dodis, R. Ostrovsky, L. Reyzin, dan A. Smith, "Fuzzy Extractors: How to Generate Strong Keys from Biometrics and Other Noisy Data," *SIAM Journal on Computing*, vol. 38, no. 1, hlm. 97–139, 2008.

[5] R. Maes, *Physically Unclonable Functions: Constructions, Properties and Applications*. Springer, 2013.

[6] C. Herder, M.-D. Yu, F. Koushanfar, dan S. Devadas, "Physical Unclonable Functions and Applications: A Tutorial," *Proceedings of the IEEE*, vol. 102, no. 8, hlm. 1126–1141, 2014.

[7] NIST, *FIPS 197: Advanced Encryption Standard (AES)*, 2001 (diperbarui 2023).

[8] NIST, *FIPS 203: Module-Lattice-Based Key-Encapsulation Mechanism Standard*, 2024.

[9] Intel Corp., *Cyclone V Hard Processor System Technical Reference Manual*.

[10] Terasic Inc., *DE10-Nano User Manual*.

[11] J. Strömbergson, "secworks/aes: Verilog implementation of the AES block cipher," GitHub, lisensi BSD-2.

[12] P. Aravena, "RO-based Physically Unclonable Function (PUF)," dalam *Tiny Tapeout 07 Datasheet*, proyek 0142, 2024. github.com/litneet64/tt07-RO-based-PUF.

5. Lampiran

5.1 Tim & Pembagian Peran

Tabel 10. Pembagian peran anggota tim

Nama Anggota	Keahlian Utama	Tanggung Jawab & Peran
Mochammad Riezky Syahrani Yusuf	Sistem digital, Verilog/FPGA	Arsitek sistem dan RTL PUF: `ro_array`, `measure_unit`, Logic Lock dan *constraint*, integrasi *top-level*, koordinasi tim
Imam Arifin	Sistem tertanam, bahasa C	Integrasi SoC dan perangkat lunak HPS: Platform Designer, antarmuka register, aplikasi *enrollment* dan verifikator di Linux
Muhammad Hilmi Haidar Yahya	Elektronika digital, instrumentasi	Verifikasi dan pengujian: *testbench*, SignalTap, prosedur uji perangkat keras (suhu, *power cycle*, uji kloning)
Muhammad Haniifan	Python, komunikasi data	*Error correction* dan analisis data: modul *voting* dan Hamming, integrasi AES, analisis statistik PUF, dokumentasi

5.2 Luaran & Demo (Opsional)

Demo Live

Demo akan dilakukan pada DE10-Nano saat *bootcamp*. Juri memasukkan *challenge* acak melalui aplikasi di HPS, papan menjawab dalam hitungan milidetik, dan LED hijau menyala sebagai tanda chip asli. Setelah itu kami memuat *bitstream* dan *helper data* yang sama ke chip atau *region* lain; autentikasi ditolak dan LED merah menyala. Demo ini menunjukkan bahwa menyalin desain tidak sama dengan menyalin identitas chip. Sebelum *bootcamp*, alur yang sama kami verifikasi melalui simulasi RTL.

Video Demo

https://drive.google.com/drive/folders/1Y7pG_siMBttbIoxy1P0iPmczXgGOvPRx?usp=sharing

Video berdurasi 3–5 menit yang menjelaskan konsep, alur *enrollment* dan autentikasi, serta hasil simulasi rekonstruksi kunci.

Repository Source Code

https://github.com/riezky-gitH/silicon-biometric-puf
Berisi RTL Verilog, *testbench*, *constraint* (SDC/QSF), proyek Platform Designer, aplikasi C untuk HPS, skrip analisis Python, dan *bitstream* (.sof/.rbf) setelah implementasi.

Laporan Teknis Singkat

Dokumen teknis komprehensif pasca-bootcamp yang mendokumentasikan spesifikasi arsitektur final, laporan kompilasi dan sintesis Quartus Prime (utilisasi resource dan timing closure), data empiris pengujian keunikan/keandalan PUF, serta panduan replikasi sistem.

5.3 Rencana Bootcamp (3 Hari)

Persiapan sebelum bootcamp (8–17 Oktober): Seluruh modul RTL ditulis dan lulus simulasi SIM-1 sampai SIM-6, inti AES diverifikasi dengan *test vector* FIPS-197, serta proyek Quartus dan Platform Designer disiapkan. Waktu *bootcamp* difokuskan untuk implementasi pada perangkat keras, karakterisasi, dan perbaikan berdasarkan masukan mentor.

Tabel 11. Jadwal dan target *bootcamp*

Hari	Fokus Kegiatan	Target
Hari 1	Implementasi RO-PUF pada papan: memastikan RO berosilasi, penempatan simetris, membaca respons mentah melalui HPS, karakterisasi awal	Tingkat 1: 256 bit respons mentah terbaca; data awal *uniformity* dan *reliability*
Hari 2	*Enrollment* (*mask* dan *helper data*), aktivasi *voting* dan Hamming, rekonstruksi kunci, integrasi AES dan aplikasi verifikator	Tingkat 2: kunci 128-bit stabil; autentikasi *challenge-response* berjalan; LOCK berfungsi
Hari 3	Uji suhu, *power cycle*, uji kloning, minimal 1.000 kali rekonstruksi; finalisasi demo, video, dan materi presentasi	Tingkat 3: laporan karakterisasi lengkap; demo dan presentasi final siap

5.4 Cuplikan RTL dan Constraint

Ring Oscillator Cell (Verilog)

```
// 1 NAND (enable) + (STAGES-1) inverter = STAGES inversi (harus ganjil)
module ro_cell #(parameter STAGES = 7) (
    input  wire en,
    output wire osc
);
    (* keep *) wire [STAGES-1:0] n;     // cegah penghapusan oleh sintesis

    assign n[0] = ~(en & n[STAGES-1]);  // NAND sebagai gerbang enable

    genvar i;
    generate
        for (i = 1; i < STAGES; i = i + 1) begin : g_inv
            assign n[i] = ~n[i-1];
        end
    endgenerate

    assign osc = n[STAGES-1];
endmodule
```

Constraint Timing (SDC)

```
# Counter RO hanya dibaca setelah RO dihentikan (nilai statis),
# sehingga lintasan domain RO ke domain 50 MHz aman dinyatakan false path.
set_false_path -from [get_registers {*|measure_unit*|ro_cnt*}] \
               -to   [get_registers {*|measure_unit*|cnt_sample*}]
```