

EL2002

Sistem Digital

Soal Ujian Tengah Semester tahun 2017/2018

1. Representasi dan Operasi Bilangan Negatif

- a) Tuliskan Nilai Desimalnya jika diketahui data tertulis dalam format sbb:

	Sign & Magnitude	1's complement	2's complement
01011010			
10001101			
00110010			
11011001			

Lengkapi tabel di atas!

- b) Carilah hasil operasi $-18 + 29$ dalam bentuk 2's complement (8 bit)

Desimal	2's complement
-18	
29	
{hasil desimal}	{hasil dalam 2's complement}

2. Penyederhanaan persamaan Boolean menggunakan postulat dan teorema aljabar Boolean

- a) $f(x, y, z) = \bar{x}y(z + \bar{y}x) + \bar{y}z$
b) $f(a, b, c) = \bar{a}\bar{b}c + a\bar{b}\bar{c} + a\bar{b}c$

3. Optimasi fungsi logika

Temukan representasi SOP (sum of product) yang paling minimal menggunakan metoda Quine – McCluskey (tabular) untuk fungsi dibawah ini.

$$F(v, w, x, y, z) = \sum m(2, 10, 11, 14, 15, 21, 26, 27, 28, 30, 31) + d(1, 6, 16, 17)$$

Bandingkan metoda tabular dengan Karnaugh Map, mana yang lebih mudah dikerjakan oleh manusia dan oleh computer?

4. CMOS logic Gate

Buatlah rangkaian CMOS untuk gerbang XOR 3 input, dengan asumsi untuk semua input tersedia dalam bentuk complement juga (input yang ada: $A, B, C, \bar{A}, \bar{B}, \bar{C}$)

5. Anda bekerja dalam suatu perusahaan yang merancang peralatan keamanan. Anda dipekerjakan untuk merancang suatu alat untuk membuka pintu dengan menggunakan kartu. Pembaca kartu ini memiliki 4 buah masukan dan 2 buah keluaran. Keempat masukan tersebut adalah:

- i. x, y , dan z yang merepresentasikan kode
- ii. v yang menyatakan bahwa kartu yang dibaca masih valid

Keluaran D akan membuka pintu jika harga decimal dari kode biner (x, y, z) yang dimasukkan adalah ganjil dan kartunya masih valid. Keluaran E menyatakan bahwa kode yang dimasukkan benar tetapi kartunya tidak lagi valid.

- a) Buatlah tabel kebenarannya dengan masukan x, y, z dan v dan juga dengan kedua keluaran D dan E.
- b) Minimisasi keluaran D dan E menggunakan Karnaugh Map dan gambarkan rangkaian untuk setiap keluarannya.
- c) Identifikasi EPI (essential prime implicant) dan PI (prime implicant)
- d) Tuliskan keluaran dalam bentuk SOP dan gambarkan implementasi rangkaian dengan gerbang NAND.

Solusi Ujian Tengah Semester tahun 2017/2018

1. Representasi dan Operasi Bilangan Negatif

a. Tuliskan Nilai Desimalnya:

	Sign & Magnitude	1's complement	2's complement
01011010	90	90	90
10001101	-13	-114	-115
00110010	50	50	50
11011001	-89	-38	-39

Penjelasan:

- *Sign & Magnitude*

Dalam format sign & magnitude bit paling kiri yang menyatakan tanda (positif/0 atau negative/1) dari suatu bilangan. Sebagai contoh:

10001101 -> bit paling kiri angka 1, berarti bilangan negative. Bit sisanya bernilai $1 \times 2^3 + 1 \times 2^2 + 1 \times 2^0 = 13$. Sehingga hasil akhirnya -13.

- *1's complement*

Dalam format 1's complement bit paling kiri menyatakan tanda (positif/0 atau negative/1) dari suatu bilangan. Kemudian jika bit penandanya merupakan 1, maka untuk menentukan magnitudenya kita terlebih dahulu harus menentukan nilai komplemen dari bilangan tersebut (jika bit penandanya 0, maka nilai desimalnya dapat dicari dengan cara biasa). Sebagai contoh:

10001101 -> bit paling kiri angka 1, berarti bilangan negative. Kemudian cari komplemennya, maka didapat 01110010 yang bernilai $1 \times 2^6 + 1 \times 2^5 + 1 \times 2^4 + 1 \times 2^1 = 114$. Sehingga hasil akhirnya -114.

- *2's complement*

Dalam format 2's complement bit paling kiri menyatakan tanda (positif/0 atau negative/1) dari suatu bilangan. Kemudian jika bit penandanya merupakan 1, maka untuk menentukan magnitudenya kita terlebih dahulu harus menentukan nilai komplemen dari bilangan tersebut lalu ditambahkan dengan 1 (jika bit penandanya 0, maka nilai desimalnya dapat dicari dengan cara biasa). Sebagai contoh:

10001101 -> bit paling kiri angka 1, berarti bilangan negative. Kemudian cari komplemennya, maka didapat 01110010. Bit komplemen ini ditambahkan 1 sehingga menjadi 01110011 yang bernilai $1 \times 2^6 + 1 \times 2^5 + 1 \times 2^4 + 1 \times 2^1 + 1 \times 2^0 = 115$. Sehingga hasil akhirnya -115.

- b. Carilah hasil operasi $-18 + 29$ dalam bentuk 2's complement (8 bit)

Desimal	2's complement
-18	11101110
29	00011101
11	00001011

Penjelasan:

Jumlahkan saja seperti biasa, carry out dari bit paling kiri dapat diabaikan.

2. Penyederhanaan persamaan Boolean menggunakan postulat dan teorema aljabar Boolean

$$\begin{aligned}
 \text{a. } f(x, y, z) &= \bar{x}y(z + \bar{y}x) + \bar{y}z \\
 &= \bar{x}yz + \bar{x}y\bar{y}x + \bar{y}z \\
 &= \bar{x}yz + \bar{y}z \\
 &= (\bar{x}y + \bar{y})z \\
 &= (\bar{x} + \bar{y})z
 \end{aligned}$$

$$\begin{aligned}
 \text{b. } f(a, b, c) &= \bar{a}\bar{b}c + a\bar{b}\bar{c} + a\bar{b}c \\
 &= (\bar{a}c + a\bar{c} + ac)\bar{b} \\
 &= (\bar{a}c + a)\bar{b} \\
 &= (c + a)\bar{b}
 \end{aligned}$$

3. Optimasi fungsi logika

$$F(v, w, x, y, z) = \sum m(2, 10, 11, 14, 15, 21, 26, 27, 28, 30, 31) + d(1, 6, 16, 17)$$

List 1:

No	Minterm	vwxyz
1	1	00001
	2	00010
	16	10000
2	6	00110

3	10	01010
	17	10001
	11	01011
	14	01110
	21	10101

4	26	11010
	28	11100
	15	01111
	27	11011
	30	11110

5	31	11111
---	----	-------

List 2:

No	Minterm	Vwxyz
1	1,17	-0001
	2,6	00-10
	2,10	0-010
	16,17	-0001
2	6,14	0-110
	10,11	0101-

3	10,26	-1010
	17,21	10-01
	11,15	01-11
	11,27	-1011
	14,15	0111-
	14,30	-1110
	26,27	1101-

4	26,30	11-10
	28,30	111-0
	15,31	-1111
	27,31	11-11
	30,31	1111-

List 3:

No	Minterm	Vwxyz
1	2,6,10,14	0—10
2	10,11,14,15	01-1-

	10,11,26,27	-101-
	10,14,26,30	-1-10
3	11,15,27,31	-1-11

	14,15,30,31	-111-
	26,27,30,31	11-1-

List 4:

Minterm	uvwxyz
10,11,14,15,26,27,30,31	-1-1-

Dari list – list diatas, maka kita dapat menentukan 4 prime implicant (PI) yang mencakup semua literal yang ada:

- PI1: 10,11,14,15,26,27,30,31
- PI2: 2,6,10,14
- PI3: 17,21
- PI4: 28,30

Dengan ke 4 prime implicant tersebut, maka didapatkan hasil optimasi fungsi sebagai berikut:

$$f = wy + \bar{v}y\bar{z} + v\bar{w}y\bar{z} + vwx\bar{z}$$

Membandingkan metode Quine-McCluskey dengan K-Map, mana yang lebih mudah dikerjakan oleh manusia dan oleh computer?

- Metode K-Map lebih mudah untuk manusia
- Metode Quine-McCluskey lebih mudah untuk komputer

4. CMOS logic Gate

Truth table untuk XOR 3 input

A	B	C	f
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

1	1	1	1
---	---	---	---

K-Map:


BC A	00	01	11	10
0	0	1	0	1
1	1	0	1	0

Bentuk paling sederhananya adalah bentuk sum of product nya:

$$f = \overline{A} \overline{B} C + \overline{A} C \overline{B} + A \overline{B} \overline{C} + ABC \text{ (pull up)}$$

$$\overline{f} = (A + B + \overline{C})(A + \overline{B} + C)(\overline{A} + B + C)(\overline{A} + \overline{B} + \overline{C}) \text{ (pull down)}$$

Rangkaian Cmos nya:



5. Studi Kasus

- e) Buatlah tabel kebenarannya dengan masukkan x,y,z dan v dan juga dengan kedua keluaran D dan E.

v	x	y	z	D	E
0	0	0	0	0	0
0	0	0	1	0	1
0	0	1	0	0	0
0	0	1	1	0	1
0	1	0	0	0	0

0	1	0	1	0	1
0	1	1	0	0	0
0	1	1	1	0	1
1	0	0	0	0	0
1	0	0	1	1	0
1	0	1	0	0	0

1	0	1	1	1	0
1	1	0	0	0	0
1	1	0	1	1	0
1	1	1	0	0	0
1	1	1	1	1	0

- f) Minimisasi keluaran D dan E menggunakan Karnaugh Map dan gambarkan rangkaian untuk setiap keluarannya.

Untuk keluaran D:

yz vx	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	0	1	1	0
10	0	1	1	0


$$D(v, x, y, z) = vz$$

Untuk Keluaran E:

yz vx	00	01	11	10
00	0	1	1	0
01	0	1	1	0
11	0	0	0	0
10	0	0	0	0

$$E(v, x, y, z) = \bar{v}z$$

Gambar Rangkaian Logika:



g) Identifikasi EPI dan PI

EPI dan PI untuk keluaran D: vz

EPI dan PI untuk keluaran E: $\bar{v}z$


h) Tuliskan keluaran dalam bentuk SOP dan gambarkan implementasi rangkaian dengan gerbang NAND.

Keluaran dalam bentuk SOP:

$$D(v, x, y, z) = vz$$

$$E(v, x, y, z) = \bar{v}z$$

Implementasi dengan gerbang nand:



Soal Ujian Tengah Semester tahun 2015/2016

Soal Nomor 1

Sederhanakan persamaan Boolean berikut ini dan tuliskan hasilnya dalam bentuk SOP

$$F = \overline{(\bar{x} + z)(\bar{x}y)}$$

Soal Nomor 2

Implementasi dua buah fungsi ini

$$f_1(a, b, c) = \sum m(1, 3, 4, 5, 6)$$
$$f_2(a, b, c) = \sum m(2, 3, 4, 5)$$

- Implementasikan kedua fungsi menggunakan PAL dengan 3 input, 4 product term dan 2 keluaran (f_1 dan f_2)
- Implementasikan f_1 menggunakan LUT dengan 2 input

Soal Nomor 3

Rancanglah sebuah blok yang berfungsi mendeteksi bilangan kelipatan tiga. Input dari blok ini adalah satu digit Binary Coded Decimal (BCD) dengan 4 bit (sebut x_1, x_2, x_3, x_4), dan outputnya satu bit F. Implementasi harus dilakukan dengan gerbang NAND dengan jumlah gerbang sesedikit mungkin. Lakukan langkah-langkah sebagai berikut.

- Tulis truth table fungsi ini.
- Lakukan minimisasi dengan K-MAP
- Implementasikan fungsi ini hanya dengan gerbang NAND.

Soal Nomor 4

Temukan representasi SOP yang paling minimal menggunakan metode Quine-McCluskey untuk fungsi dibawah ini.

$$F(v, w, x, y, z) = \sum m(2, 10, 11, 14, 15, 21, 26, 27, 28, 30, 31) + d(1, 6, 16, 17)$$

Soal Nomor 5

Rancanglah sebuah adder 8 bit yang memiliki delay 6 gate delay, dengan jumlah gerbang/cost sesedikit mungkin.

Solusi Ujian Tengah Semester tahun 2015/2016

Nomor 1

Sederhanakan dalam bentuk SOP :

$$\begin{aligned}
 F &= \overline{(\bar{x} + z)(\bar{x}y)} && \rightarrow \text{Hukum De Morgan} \\
 &= \overline{(\bar{x} + z)} + \overline{(\bar{x}y)} && \rightarrow \text{Hukum De Morgan} \\
 &= \bar{x}\bar{z} + \bar{x}y && \rightarrow \text{Penyederhanaan boolean} \\
 &= x\bar{z} + xy && \rightarrow \text{Bentuk sederhana}
 \end{aligned}$$

Tambahan (dalam bentuk SOP kanonik):

$$\begin{aligned}
 F &= x\bar{z}(y + \bar{y}) + xy(z + \bar{z}) \\
 &= xy\bar{z} + x\bar{y}\bar{z} + xyz + xy\bar{z} \\
 &= xy\bar{z} + x\bar{y}\bar{z} + xyz \\
 &= m_6 + m_4 + m_7 \\
 &= \Sigma m(4,6,7)
 \end{aligned}$$

Nomor 2

$$f_1(a,b,c) = \Sigma m(1,3,4,5,6)$$

$$f_2(a,b,c) = \Sigma m(2,3,4,5)$$

$$\rightarrow f_1 = \bar{a}\bar{b}c + \bar{a}bc + a\bar{b}\bar{c} + a\bar{b}c + ab\bar{c}$$

Dengan menggunakan K-Map, kita dapat menyederhanakan persamaan menjadi :

bc \ a	00	01	11	10
0	0	1	1	0
1	1	1	0	1

$$\text{Jadi, } f_1 = \bar{a}c + a\bar{b} + a\bar{c}$$


$$\rightarrow f_2 = \bar{a}b\bar{c} + \bar{a}bc + a\bar{b}\bar{c} + a\bar{b}c$$

Sama seperti pada f_1 , kita dapat menyederhanakan persamaan menjadi :


bc \ a	00	01	11	10
0	0	0	1	1
1	1	1	0	1

$$\text{Jadi, } f_2 = \bar{a}b + a\bar{b}$$

a) Implementasi kedua fungsi menggunakan PAL 3 input, 4 product term, dan 2 output :



b) Implementasi f_1 menggunakan LUT 2 input :



Nomor 3


Input dari blok ini adalah satu digit BCD dengan 4 bit (sebut X_3, X_2, X_1, X_0) dan outputnya satu bit F . Implementasikan dengan gerbang NAND dengan jumlah gerbang sesedikit mungkin.

a) Truth table

X_3	X_2	X_1	X_0	F
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	0
0	1	1	0	1

0	1	1	1	0
1	0	0	0	0
1	0	0	1	1
1	0	1	0	d
1	0	1	1	d
1	1	0	0	d
1	1	0	1	d
1	1	1	0	d
1	1	1	1	d

b) K-Map



c) Implementasi gerbang NAND

$$\begin{aligned}
 F &= X_3 X_0 + \overline{X_2} X_1 X_0 + X_2 X_1 \overline{X_0} \\
 &= \overline{\overline{X_3 X_0} \cdot \overline{\overline{X_2} X_1 X_0} \cdot \overline{X_2 X_1 \overline{X_0}}} \\
 &= \overline{X_3 X_0 (\overline{X_2} X_1 X_0) (X_2 X_1 \overline{X_0})}
 \end{aligned}$$

Jadi, $F = X_3 X_0 + \overline{X_2} X_1 X_0 + X_2 X_1 \overline{X_0}$

Nomor 4

$$F(v, w, x, y, z) = \Sigma m(2, 10, 11, 14, 15, 21, 26, 27, 28, 30, 31) + d(1, 6, 16, 17)$$

➤ Metode Quine - Mc Cluskey

List 1

Grup 1	1	0 0 0 0 1	v
	2	0 0 0 1 0	v
	16	1 0 0 0 0	v
Grup 2	6	0 0 1 1 0	v
	10	0 1 0 1 0	v
	17	1 0 0 0 1	v
Grup 3	11	0 1 0 1 1	v
	14	0 1 1 1 0	v
	21	1 0 1 0 1	v
	26	1 1 0 1 0	v
	28	1 1 1 0 0	v
Grup 4	15	0 1 1 1 1	v
	27	1 1 0 1 1	v
	30	1 1 1 1 0	v
Grup 5	31	1 1 1 1 1	v

Grup 2	6,14	0 - 1 1 0	v
	10,11	0 1 0 1 -	v
	10,14	0 1 - 1 0	v
	10,26	- 1 0 1 0	v
	17,21	1 0 - 0 1	PI4
Grup 3	11,15	0 1 - 1 1	v
	11,27	- 1 0 1 1	v
	14,15	0 1 1 1 -	v
	14,30	- 1 1 1 0	v
	26,27	1 1 0 1 -	v
	26,30	1 1 - 1 0	v
	28,30	1 1 1 - 0	PI3
Grup 4	15,31	- 1 1 1 1	v
	27,31	1 1 - 1 1	v
	30,31	1 1 1 1 -	v

List 3

Grup 1	2,6,10,14	0 - - 1 0	PI2
Grup 2	10,11,14,15	0 1 - 1 -	v
	10,11,26,27	- 1 0 1 -	v
	10,14,26,30	- 1 - 1 0	v

List 2

Grup 1	1,17	- 0 0 0 1	PI6
	2,6	0 0 - 1 0	v
	2,10	0 - 0 1 0	v
	16,17	1 0 0 0 -	PI5

Grup 3	11,15,27,31	– 1 – 1 1	v
	14,15,30,31	– 1 1 1 –	v
	26,27,30,31	1 1 – 1 –	v

List 4

Grup 1	10,11,14,15,26,27,30,31	– 1 – 1 –	PI1
--------	-------------------------	-----------	-----


Prime Implicant	Minterm										
	2	10	11	14	15	21	26	27	28	30	31
PI1		x	x	x	x		x	x		x	x
PI2	x	x		x							
PI3									x	x	
PI4						x					
PI5											
PI6											

Jadi, $F = \{ \text{PI1, PI2, PI3, PI4} \}$
 $= \{ -1-1-, 0--10, 111-0, 10-01 \}$
 $= wy + \bar{v}y\bar{z} + vwx\bar{z} + v\bar{w}\bar{y}z$

Nomor 5

Solusi perancangan terbaik : Gunakan dua buah 4-bit Fast Adder yang terhubung dalam Ripple Carry Adder (lihat halaman 276)

Pendekatan hirarkis :



Catatan : Setiap blok berisi 4-bit Fast Adder

$$p_i = x_i + y_i \text{ (1 gate delay)}$$

$$g_i = x_i y_i \text{ (1 gate delay)}$$

$$c_1 = g_0 + p_0 c_0 \text{ (2 gate delay)}$$

$$c_2 = g_1 + p_1 c_1$$

$$c_2 = g_1 + p_1 (g_0 + p_0 c_0)$$

$$c_2 = g_1 + p_1 g_0 + p_0 p_1 c_0 \text{ (2 gate delay)}$$

$$c_3 = g_2 + p_2 c_2$$

$$c_3 = g_2 + p_2 (g_1 + p_1 g_0 + p_0 p_1 c_0)$$

$$c_3 = g_2 + p_2 g_1 + p_1 p_2 g_0 + p_0 p_1 p_2 c_0 \text{ (2 gate delay)}$$

$$c_4 = g_3 + p_3 c_3$$

$$c_4 = g_3 + p_3 (g_2 + p_2 g_1 + p_1 p_2 g_0 + p_0 p_1 p_2 c_0)$$

$$c_4 = g_3 + p_3 g_2 + p_2 p_3 g_1 + p_1 p_2 p_3 g_0 + p_0 p_1 p_2 p_3 c_0 \text{ (2 gate delay)}$$

Setiap blok mempunyai 3 gate delay untuk menghasilkan c_g dan c_{out} . Satu gate delay untuk menentukan p_i dan g_i , 2 gate delay lainnya berasal dari semua sinyal carry.


Blok 1 memberikan 3 gate delay dan blok 2 juga memberikan jumlah gate delay yang sama sehingga totalnya adalah **6 gate delay**.

Soal Ujian Akhir Semester tahun 2015/2016


1. Selesaikan operasi berikut dalam representasi *2's complement* dan tentukan apakah terjadi *arithmetic overflow*. Kemudian periksa kembali jawaban Anda dengan perhitungan decimal biasa.

$\begin{array}{r} 00110110 \\ + 01000101 \\ \hline \end{array}$	$\begin{array}{r} 01110101 \\ + 11011110 \\ \hline \end{array}$	$\begin{array}{r} 11011111 \\ + 10111000 \\ \hline \end{array}$
$\begin{array}{r} 00110110 \\ - 00101011 \\ \hline \end{array}$	$\begin{array}{r} 01110101 \\ - 11010110 \\ \hline \end{array}$	$\begin{array}{r} 11010011 \\ - 11101100 \\ \hline \end{array}$

2. *Act 1 Logic Block* merupakan salah satu logic blok FPGA. Tunjukkan bahwa fungsi $f = w_2\overline{w_3} + w_1w_3 + \overline{w_2}w_3$ dapat diimplementasikan dengan satu unit *Act 1 Logic Block* (rangkaian pada gambar dibawah).




3. Rangkaian dibawah ini menyerupai rangkaian *counter*. Jelaskan urutan keluaran bit yang dihasilkan oleh rangkaian tersebut.



4. Rancang sebuah mesin *counter* 3 bit dengan kendali sebuah input w . Jika $w=1$ *counter* akan bertambah dengan nominal dua (contoh : 0, 2, 4, 6, ...). Jika hitungan *counter* telah mencapai 8 maka hitungan akan dimulai kembali dari angka 0. Untuk kasus sejenis, jika hitungan telah mencapai 9 maka hitungan diulangi dari angka 1. Jika input $w=0$, *counter* akan berkurang dengan nominal 1 (*normal down-counter*). Desainlah rangkaian dengan *D flip-flops*.
5. Rancang rangkaian *asynchronous* yang memenuhi spesifikasi sebagai berikut :
 - Terdapat dua input, yaitu *input clock* c dan input kendali w .
 - Output z yang memberikan keluaran yang sama dengan *clock pulse* c jika $w=1$ dan keluaran $z=0$ jika $w=0$.
 - *Clock pulse* yang dihasilkan z harus *full pulse*. Jika $c=1$ dan w beralih dari 0 ke 1 maka z tidak akan memberikan keluaran *pulse* sebagian (*partially pulse*) tetapi menunggu *clock pulse* selanjutnya sampai keluaran $z=1$. Jika $c=1$ dan w beralih dari 1 ke 0 maka z memberikan keluaran *full pulse*.

Ilustrasi operasi rangkaian dapat dilihat pada gambar dibawah. (prob. 9.17 Ch. 9)



Solusi Ujian Akhir Semester tahun 2015/2016

Problem 1

Hasil operasinya adalah sebagai berikut :

$$\begin{array}{rcl}
 (a): & \begin{array}{r} 00110110 \\ +01000101 \\ \hline 01111011 \end{array} & \begin{array}{r} 54 \\ +69 \\ \hline 123 \end{array}
 \end{array}
 \quad
 \begin{array}{rcl}
 (b): & \begin{array}{r} 01110101 \\ +11011110 \\ \hline 01010011 \end{array} & \begin{array}{r} 117 \\ -34 \\ \hline 83 \end{array}
 \end{array}
 \quad
 \begin{array}{rcl}
 (c): & \begin{array}{r} 11011111 \\ +10111000 \\ \hline 10010111 \end{array} & \begin{array}{r} (-33) \\ +(-72) \\ \hline (-105) \end{array}
 \end{array}$$

$$\begin{array}{rcl}
 (d): & \begin{array}{r} 00110110 \\ -00101011 \\ \hline 00001011 \end{array} & \begin{array}{r} 54 \\ -43 \\ \hline 11 \end{array}
 \end{array}
 \quad
 \begin{array}{rcl}
 (e): & \begin{array}{r} 01110101 \\ -11010110 \\ \hline 10011111 \end{array} & \begin{array}{r} (117) \\ -(-42) \\ \hline (159) \end{array}
 \end{array}
 \quad
 \begin{array}{rcl}
 (f): & \begin{array}{r} 11010011 \\ -11101100 \\ \hline 11100111 \end{array} & \begin{array}{r} (-45) \\ -(-20) \\ \hline (-25) \end{array}
 \end{array}$$


Arithmetic overflow terjadi dalam contoh (e) ; dapat dilihat bahwa pola 10011111 merepresentasikan -97 bukan +159.

Problem 2

Dengan menggunakan *Shannon's expansion*, fungsi f dapat kita nyatakan dalam variabel w_3 sehingga

$$\begin{aligned}
 f &= w_2 \bar{w}_3 + w_1 w_3 + \bar{w}_2 w_3 \\
 f &= \bar{w}_3 (w_2) + w_3 (\bar{w}_2 + w_1) \\
 f &= \bar{w}_3 (w_2) + w_3 (\bar{w}_2 + w_2)(\bar{w}_2 + w_1) \\
 f &= \bar{w}_3 (w_2) + w_3 (\bar{w}_2 + w_2 w_1)
 \end{aligned}$$

Jadi, bentuk rangkaian yang sesuai adalah




Problem 3

Tabel karakteristik dari T flip-flop

Clock	T	$Q(t+1)$
0	x	$Q(t)$
1	0	$Q(t)$
1	1	$\overline{Q(t)}$

Kemudian kita dapat menentukan *timing diagram* dari rangkaian counter diatas sebagai berikut :



Berdasarkan *timing diagram* diatas dapat dilihat bahwa urutan keluaran bit ($Q_2Q_1Q_0$) yang dihasilkan adalah 000, 001, 010, 111.

Problem 4

- State Diagram

Present State	Next State		Count
	w = 0	w = 1	
A	H	C	0
B	A	D	1
C	B	E	2
D	C	F	3
E	D	G	4
F	E	H	5
G	F	A	6
H	G	B	7

- State-Assigned Table

	Present State $y_2y_1y_0$	Next State		Output $z_2z_1z_0$
		w = 0	w = 1	
		$Y_2Y_1Y_0$	$Y_2Y_1Y_0$	
A	000	111	010	000
B	001	000	011	001
C	010	001	100	010
D	011	010	101	011
E	100	011	110	100
F	101	100	111	101
G	110	101	000	110
H	111	110	001	111

- Next-State

a) Y_2

y_1y_0 wy_2	00	01	11	10
00	1	0	0	0
01	0	1	1	1
11	1	1	0	0
10	0	0	1	1

b) Y_1

y_1y_0 wy_2	00	01	11	10
00	1	0	1	0
01	1	0	1	0
11	1	1	0	0
10	1	1	0	0

c) Y_0

y_1y_0 wy_2	00	01	11	10
00	1	0	0	1
01	1	0	0	1
11	0	1	1	0
10	0	1	1	0

Untuk D flip-flop

a) $D_2 = Y_2 = w\bar{y}_2y_1 + wy_2\bar{y}_1 + \bar{w}y_2y_1 + \bar{w}y_2y_0 + \bar{w}\bar{y}_2\bar{y}_1\bar{y}_0$

b) $D_1 = Y_1 = w\bar{y}_1 + \bar{y}_1y_0 + \bar{w}y_1y_0$

c) $D_0 = Y_0 = \bar{w}\bar{y}_0 + wy_0$

- **Output**

$$z_2 = y_2, z_1 = y_1, \text{ dan } z_0 = y_0$$

Problem 5

Step 1 : Create a primitive table


Present state	Next state				Output z
	$wc = 00$	01	10	11	
A	(A)	B	D	–	0
B	A	(B)	–	C	0
C	–	B	D	(C)	0
D	A	–	(D)	E	0
E	A	(E)	D	(E)	1

Step 2 : Reduce Primitive Flow Table

B	V			
C	V	V		
D	V	CE	CE	
E	X	X	X	V
	A	B	C	D

Column	List of Compatible Classes
D	{D,E}
C	{D,E}
B	{D,E},{B,C}
A	{D,E},{B,C},{A,D},{A,C},{A,B}

Dengan *implication chart* diatas, kita dapat menggambar *merger diagram*



Merging state A, B dan C menjadi state A kemudian hal yang sama untuk state D dan E menjadi state E, diperoleh *Mealy-type flow table*

Present state	Next state				Output z			
	$wc = 00$	01	10	11	00	01	10	11
A	(A)	(A)	D	(A)	0	0	0	0
D	A	(D)	(D)	(D)	0	1	0	1

Step 3 : State Assignment and Transition Table

Diperoleh tabel transisi sebagai berikut

Present state y	Next state				Output			
	$wc = 00$	01	10	11	00	01	10	11
	Y				z			
0	0	0	1	0	0	0	0	0
1	0	1	1	1	0	1	0	1

Step 5 : Determine Logic Equation

Y

$y \backslash wc$	00	01	11	10
0	0	0	0	1
1	0	1	1	1

Z

$y \backslash wc$	00	01	11	10
0	0	0	0	0
1	0	1	1	0

Dengan kedua k-map diatas diperoleh *next-state expression* sebagai berikut

$$Y = w\bar{c} + cy + wy$$

Perhatikan bahwa ekspresi wy ditambahkan untuk menghindari *static hazard*.

Diperoleh *output expression*

$$z = cy$$

Step 6 : Realise Logic Equation

Rangkaian hasil sebagai berikut

