# EL2002 Sistem Digital

# Soal Ujian Tengah Semester tahun 2017/2018

- 1. Representasi dan Operasi Bilangan Negatif
  - a) Tuliskan Nilai Desimalnya jika diketahui data tertulis dalam format sbb:

	Sign & Magnitude	1's complement	2's complement
01011010			
10001101			
00110010			
11011001			

Lengkapi tabel di atas!

b) Carilah hasil operasi -18 + 29 dalam bentuk 2's complement (8 bit)

Desimal	2's complement
-18	
29	
{hasil desimal}	{hasil dalam 2's complement}

2. Penyederhanaan persamaan Boolean menggunakan postulat dan teorema aljabar Boolean

a) 
$$f(x, y, z) = \bar{x}y(z + \bar{y}x) + \bar{y}z$$

b) 
$$f(a,b,c) = \bar{a}\bar{b}c + a\bar{b}\bar{c} + a\bar{b}c$$

3. Optimasi fungsi logika

Temukan representasi SOP (sum of product) yang paling minimal menggunakan metoda Quine – McCluskey (tabular) untuk fungsi dibawah ini.

$$F(v,w,x,y,z) = \sum m(2,10,11,14,15,21,26,27,28,30,31) + d(1,6,16,17)$$

Bandingkan metoda tabular dengan Karnaugh Map, mana yang lebih mudah dikerjakan oleh manusia dan oleh computer?

#### 4. CMOS logic Gate

Buatlah rangkaian CMOS untuk gerbang XOR 3 input, dengan asumsi untuk semua input tersedia dalam bentuk complement juga (input yang ada:  $A, B, C, \overline{A}, \overline{B}, \overline{C}$ )

- 5. Anda bekerja dalam suatu perusahaan yang merancang peralatan keamanan. Anda dipekerjakan untuk merancang suatu alat untuk membuka pintu dengan menggunakan kartu. Pembaca kartu ini memiliki 4 buah masukan dan 2 buah keluaran. Keempat masukan tersebut adalah:
  - i. x,y, dan z yang merepresentasikan kode
  - ii. v yang menyatakan bahwa kartu yang dibaca masih valid

Keluaran D akan membuka pintu jika harga decimal dari kode biner (x,y,z) yang dimasukkan adalah ganjil dan kartunya masih valid. Keluaran E menyatakan bahwa kode yang dimasukkan benar tetapi kartunya tidak lagi valid.

- a) Buatlah tabel kebenarannya dengan masukkan x,y,z dan v dan juga dengan kedua keluaran D dan E.
- b) Minimisasi keluaran D dan E menggunakan Karnaugh Map dan gambarkan rangkaian untuk setiap keluarannya.
- c) Identifikasi EPI (essensial prime implicant) dan PI (prime implicant)
- d) Tuliskan keluaran dalam bentuk SOP dan gambarkan implementasi rangkaian dengan gerbang NAND.

# Solusi Ujian Tengah Semester tahun 2017/2018

#### 1. Representasi dan Operasi Bilangan Negatif

#### a. Tuliskan Nilai Desimalnya:

	Sign & Magnitude	1's complement	2's complement
01011010	90	90	90
10001101	-13	-114	-115
00110010	50	50	50
11011001	-89	-38	-39

## Penjelasan:

#### • Sign & Magnitude

Dalam format sign & magnitude bit paling kiri yang menyatakan tanda (positif/0 atau negative/1) dari suatu bilangan. Sebagai contoh:

10001101 -> bit paling kiri angka 1, berarti bilangan negative. Bit sisanya bernilai  $1 \times 2^3 + 1 \times 2^2 + 1 \times 2^0 = 13$ . Sehingga hasil akhirnya -13.

#### 1's complement

Dalam format 1's complement bit paling kiri menyatakan tanda (positif/0 atau negative/1) dari suatu bilangan. Kemudian jika bit penandanya merupakan 1, maka untuk menentukan magnitudenya kita terlebih dahulu harus menentukan nilai komplemen dari bilangan tersebut (jika bit penandanya 0, maka nilai desimalnya dapat dicari dengan cara biasa). Sebagai contoh:

10001101 -> bit paling kiri angka 1, berarti bilangan negative. Kemudian cari komplemennya, maka didapat 01110010 yang bernilai  $1 \times 2^6 + 1 \times 2^5 + 1 \times 2^4 + 1 \times 2^1 = 114$ . Sehingga hasil akhirnya - 114.

## • 2's complement

Dalam format 2's complement bit paling kiri menyatakan tanda (positif/0 atau negative/1) dari suatu bilangan. Kemudian jika bit penandanya merupakan 1, maka untuk menentukan magnitudenya kita terlebih dahulu harus menentukan nilai komplemen dari bilangan tersebut lalu ditambahkan dengan 1 (jika bit penandanya 0, maka nilai desimalnya dapat dicari dengan cara biasa). Sebagai contoh:

10001101 -> bit paling kiri angka 1, berarti bilangan negative. Kemudian cari komplemennya, maka didapat 01110010. Bit komplemen ini ditambahkan 1 sehingga menjadi 01110011 yang bernilai  $1 \times 2^6 + 1 \times 2^5 + 1 \times 2^4 + 1 \times 2^1 + 1 \times 2^0 = 115$ . Sehingga hasil akhirnya -115.

b. Carilah hasil operasi -18 + 29 dalam bentuk 2's complement (8 bit)

Desimal	2's complement
-18	11101110
29	00011101
11	00001011

Penjelasan:

Jumlahkan saja seperti biasa, carry out dari bit paling kiri dapat diabaikan.

2. Penyederhanaan persamaan Boolean menggunakan postulat dan teorema aljabar Boolean

a. 
$$f(x, y, z) = \bar{x}y(z + \bar{y}x) + \bar{y}z$$

$$= \overline{x}yz + \overline{x}y\overline{y}x + \overline{y}z$$

$$= \overline{x}yz + \overline{y}z$$

$$=(\overline{x}y+\overline{y})z$$

$$=(\overline{x}+\overline{y})z$$

b. 
$$f(a, b, c) = \overline{a}\overline{b}c + a\overline{b}\overline{c} + a\overline{b}c$$

$$=(\bar{a}c+a\overline{c}+ac)\overline{b}$$

$$=(\bar{a}c+a)\bar{b}$$

$$=(c+a)\overline{b}$$

3. Optimasi fungsi logika

$$F(v,w,x,y,z) = \sum m(2,10,11,14,15,21,26,27,28,30,31) + d(1,6,16,17)$$

List 1:

No	Minterm	vwxyz
1	1	00001
	2	00010
	16	10000
2	6	00110

	10	01010
	17	10001
3	11	01011
	14	01110
	21	10101

	26	11010
	28	11100
4	15	01111
	27	11011
	30	11110

5	31	11111

List 2:

No	Minterm	Vwxyz
1	1,17	-0001
	2,6	00-10
	2,10	0-010
	16,17	-0001
2	6,14	0-110
	10,11	0101-

	10,26	-1010
	17,21	10-01
3	11,15	01-11
	11,27	-1011
	14,15	0111-
	14,30	-1110
	26,27	1101-

	26,30	11-10
	28,30	111-0
4	15,31	-1111
	27,31	11-11
	30,31	1111-

List 3:

No	Minterm	Vwxyz
1	2,6,10,14	0—10
2	10,11,14,15	01-1-

	10,11,26,27	-101-
	10,14,26,30	-1-10
3	11,15,27,31	-1-11

14,15,30,31	-111-
26,27,30,31	11-1-

List 4:

Minterm	uvwxyz
10,11,14,15,26,27,30,31	-1-1-

 $Dari\ list-list\ diatas,\ maka\ kita\ dapat\ menentukan\ 4\ prime\ implicant\ (PI)\ yang\ mencakup\ semua\ literal\ yang\ ada:$ 

• PI1: 10,11,14,15,26,27,30,31

• PI2: 2,6,10,14

• PI3: 17,21

• PI4: 28,30

Dengan ke 4 prime implicant tersebut, maka didapatkan hasil optimasi fungsi sebagai berikut:

$$f = wy + \overline{v}y\overline{z} + v\overline{wy}z + vwx\overline{z}$$

Membandingkan metode Quine-McCluskey dengan K-Map, mana yang lebih mudah dikerjakan oleh manusia dan oleh computer?

- Metode K-Map lebih mudah untuk mausia
- Metode Quine-McCluskey lebih mudah untuk komputer

# 4. CMOS logic Gate

Truth table untuk XOR 3 input

A	В	С	f
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0

1	1	1	1

K-Map:


BC A	00	01	11	10
0	0	1	0	1
1	1	0	1	0

Bentuk paling sederhananya adalah bentuk sum of product nya:

$$f = \overline{A} \overline{B}C + \overline{A} C\overline{B} + A\overline{B} \overline{C} + ABC$$
 (pull up)

$$\overline{f} = (A + B + \overline{C})(A + \overline{B} + C)(\overline{A} + B + C)(\overline{A} + \overline{B} + \overline{C}) \text{ (pull down)}$$

Rangkaian Cmos nya:



## 5. Studi Kasus

e) Buatlah tabel kebenarannya dengan masukkan x,y,z dan v dan juga dengan kedua keluaran D dan E.

V	X	у	Z	D	Е
0	0	0	0	0	0
0	0	0	1	0	1
0	0	1	0	0	0
0	0	1	1	0	1
0	1	0	0	0	0

0	1	0	1	0	1
0	1	1	0	0	0
0	1	1	1	0	1
1	0	0	0	0	0
1	0	0	1	1	0
1	0	1	0	0	0

1	0	1	1	1	0
1	1	0	0	0	0
1	1	0	1	1	0
1	1	1	0	0	0
1	1	1	1	1	0

f) Minimisasi keluaran D dan E menggunakan Karnaugh Map dan gambarkan rangkaian untuk setiap keluarannya.

# Untuk keluaran D:

yz vx	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	0	`1	1	0
10	0	1	1	0


$$D(v, x, y, z) = vz$$

# Untuk Keluaran E:

yz vx	00	01	11	10
00	0	1	1	0
01	0	1	1	0
11	0	0	0	0
10	0	0	0	0

 $E(v,x,y,z) = \overline{v}z$ 

# Gambar Rangkaian Logika:



# g) Identifikasi EPI dan PI

EPI dan PI untuk keluaran D: vz

EPI dan PI untuk keluaran E:  $\overline{v}z$ 


h) Tuliskan keluaran dalam bentuk SOP dan gambarkan implementasi rangkaian dengan gerbang NAND.

Keluaran dalam bentup SOP:

$$D(v, x, y, z) = vz$$

$$E(v, x, y, z) = \overline{v}z$$

Implementasi dengan gerbang nand:



# Soal Ujian Tengah Semester tahun 2015/2016

#### Soal Nomor 1

Sederhanakan persamaan Boolean berikut ini dan tuliskan hasilnyadalam bentuk SOP

$$F = \overline{(\bar{x} + z)(\overline{xy})}$$

#### Soal Nomor 2

Implementasi dua buah fungsi ini

$$f_1(a,b,c) = \sum m(1,3,4,5,6)$$
  
$$f_2(a,b,c) = \sum m(2,3,4,5)$$

- a. Implementasikan kedua fungsi menggunakan PAL dengan 3 input, 4 product term dan 2keluaran (f<sub>1</sub> dan f<sub>2</sub>)
- b. Implementasikan f<sub>1</sub> menggunakan LUT dengan 2 input

#### Soal Nomor 3

Rancanglah sebuah blok yang berfungsi mendeteksi bilangankelipatan tiga. Input dari blok ini adalah satu digit Binary Coded Decimal (BCD) dengan 4 bit(sebut  $x_1, x_2, x_3, x_4$ ),dan outputnya satu bit F. Implementasi harus dilakukan dengan gerbang NAND dengan jumlah gerbang sesedikit mungkin. Lakukan langkah-langkah sebagai berikut.

- a. Tulis truth table fungsi ini.
- b. Lakukan minimisasi dengan K-MAP
- c. Implementasikan fungsi ini hanya dengan gerbang NAND.

#### Soal Nomor 4

Temukan representasi SOP yang paling minimalmenggunakanmetode Quine-McCluskey untuk fungsi dibawah ini.

$$F(v, w, x, y, z) = \sum_{i=0}^{\infty} m(2,10,11,14,15,21,26,27,28,30,31) + d(1,6,16,17)$$

#### Soal Nomor 5

Rancanglah sebuah adder 8 bit yang memiliki delay 6 gate delay,dengan jumlah gerbang/cost sesedikit mungkin.

# Solusi Ujian Tengah Semester tahun 2015/2016

## Nomor 1

Sederhanakan dalam bentuk SOP:

 $F = \overline{(\bar{x} + z)(\bar{x}\bar{y})}$  -> Hukum De Morgan

 $= \overline{(\overline{x} + z)} + \overline{(\overline{xy})}$  -> Hukum De Morgan

 $= \bar{x}\bar{z} + \overline{x}\bar{y}$ 

-> Penyederhanaan boolean

 $= x\bar{z} + xy$ 

-> Bentuk sederhana

Tambahan (dalam bentuk SOP kanonik):

$$F = x\bar{z}(y + \bar{y}) + xy(z + \bar{z})$$

$$= xy\bar{z} + x\bar{y}\overline{z} + xyz + xy\bar{z}$$

$$= xy\bar{z} + x\bar{y}\bar{z} + xyz$$

$$= m_6 + m_4 + m_7$$

$$= \Sigma m(4,6,7)$$

## Nomor 2

$$f_1(a,b,c) = \Sigma m(1,3,4,5,6)$$

$$f_2(a,b,c) = \Sigma m(2,3,4,5)$$

$$ightharpoonup f_1 = \bar{a}\bar{b}c + \bar{a}bc + a\bar{b}\bar{c} + a\bar{b}c + ab\bar{c}$$

Dengan menggunakan K-Map, kita dapat menyederhanakan persamaan menjadi :

bc a	00	01	11	10
0	0	1	1	0
1	1	1	0	1

Jadi, 
$$f_1 = \bar{a}c + a\bar{b} + a\bar{c}$$


$$ightharpoonup f_2 = \bar{a}b\bar{c} + \bar{a}bc + a\bar{b}\bar{c} + a\bar{b}c$$

Sama seperti pada f<sub>1</sub>, kita dapat menyederhanakan persamaan menjadi :


bc a	00	01	11	10
0	0	0	1	1
1	1	1	0	1

Jadi, 
$$f_2 = \bar{a}b + a\bar{b}$$

a) Implementasi kedua fungsi menggunakan PAL 3 input, 4 product term, dan 2 output :



b) Implementasi  $f_1$  menggunakan LUT 2 input :



## Nomor 3


Input dari blok ini adalah satu digit BCD dengan 4 bit (sebut  $X_3$ ,  $X_2$ ,  $X_1$ ,  $X_0$ ) dan outputnya satu bit F. Implementasikan dengan gerbang NAND dengan jumlah gerbang sesedikit mungkin.

## a) Truth table

$X_3$	$X_2$	$X_1$	$X_0$	F
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	0
0	1	1	0	1

0	1	1	1	0
1	0	0	0	0
1	0	0	1	1
1	0	1	0	d
1	0	1	1	d
1	1	0	0	d
1	1	0	1	d
1	1	1	0	d
1	1	1	1	d

b) K-Map



## Nomor 4

 $F(v,w,x,y,z) = \Sigma m(2,10,11,14,15,21,26,27,28,30,31) + d(1,6,16,17)$ 

➤ Metode Quine - Mc Cluskey

<u>List 1</u>

Grup 1	1 2 16	$00001 \\ 00010 \\ 10000$	v v v
Grup 2	6 10 17	$00110 \\ 01010 \\ 10001$	v v v
Grup 3	11 14 21 26 28	01011 01110 10101 11010 11100	v v v v
Grup 4	15 27 30	0 1 1 1 1 1 1 0 1 1 1 1 1 1 0	v v v
Grup 5	31	11111	V

## List 2

Grup 1	1,17 2,6 2,10 16,17	$ \begin{array}{r} -0001 \\ 00-10 \\ 0-010 \\ 1000- \end{array} $	PI6 v v PI5
	16,17	1000-	PI5

Grup 2	6,14 10,11 10,14 10,26 17,21	$\begin{array}{c} 0 - 1 \ 1 \ 0 \\ 0 \ 1 \ 0 \ 1 - \\ 0 \ 1 - 1 \ 0 \\ - 1 \ 0 \ 1 \\ 1 \ 0 - 0 \ 1 \end{array}$	v v v v PI4
Grup 3	11,15 11,27 14,15 14,30 26,27 26,30 28,30	$\begin{array}{c} 0 \ 1 - 1 \ 1 \\ - 1 \ 0 \ 1 \ 1 \\ 0 \ 1 \ 1 \ 1 - \\ - 1 \ 1 \ 1 \ 0 \\ 1 \ 1 \ 0 \ 1 - \\ 1 \ 1 - 1 \ 0 \\ 1 \ 1 \ 1 - 0 \end{array}$	v v v v v PI3
Grup 4	15,31 27,31 30,31	-1111 11-11 1111-	v v v

List 3

Grup 1	2,6,10,14	010	PI2
Grup 2	10,11,14,15 10,11,26,27 10,14,26,30	$\begin{array}{c c} 0 \ 1 - 1 - \\ - 1 \ 0 \ 1 - \\ - 1 - 1 \ 0 \end{array}$	v v v

Grup 3	11,15,27,31 14,15,30,31 26,27,30,31	-1-11 $-111 11-1-$	v v v
Grup 3	14,15,30,31 26,27,30,31	4 4 4	v v

## List 4

Course 1	10,11,14,15,26	1 1	PI1
Grup 1	,27,30,31	-1-1-	PH


Drive a localizant					ſ	Mintern	n				
Prime Implicant	2	10	11	14	15	21	26	27	28	30	31
PI1		х	x	х	x		x	x		х	x
PI2	x	х		х							
PI3									x	х	
PI4						x					
PI5											
PI6											

Jadi, F = { PI1, PI2, PI3, PI4 }  
= { 
$$-1 - 1 -$$
, 0  $- - 1$  0, 1 1 1  $- 0$ , 1 0  $- 0$  1 }  
=  $wy + \bar{v}y\bar{z} + vwx\bar{z} + v\bar{w}\bar{y}z$ 

## Nomor 5

Solusi perancangan terbaik : Gunakan dua buah 4-bit Fast Adder yang terhubung dalamRipple Carry Adder (lihat halaman 276)

Pendekatan hirarkis:



Catatan : Setiap blok berisi 4-bit Fast Adder

$$p_i = x_i + y_i$$
 (1 gate delay)

$$\begin{aligned} g_i &= x_i y_i \ (1 \ gate \ delay) \end{aligned}$$
 
$$c_1 &= g_0 + p_0 c_0 (2 \ gate \ delay)$$
 
$$c_2 &= g_1 + p_1 c_1$$
 
$$c_2 &= g_1 + p_1 (g_0 + p_0 c_0)$$
 
$$c_2 &= g_1 + p_1 g_0 + p_0 p_1 c_0 (2 \ gate \ delay)$$
 
$$c_3 &= g_2 + p_2 c_2$$
 
$$c_3 &= g_2 + p_2 (g_1 + p_1 g_0 + p_0 p_1 c_0)$$
 
$$c_3 &= g_2 + p_2 g_1 + p_1 p_2 g_0 + p_0 p_1 p_2 c_0 (2 \ gate \ delay)$$
 
$$c_4 &= g_3 + p_3 c_3$$
 
$$c_4 &= g_3 + p_3 (g_2 + p_2 g_1 + p_1 p_2 g_0 + p_0 p_1 p_2 c_0)$$
 
$$c_4 &= g_3 + p_3 g_2 + p_2 p_3 g_1 + p_1 p_2 p_3 g_0 + p_0 p_1 p_2 p_3 c_0 (2 \ gate \ delay)$$


Setiap blok mempunyai 3 gate delayuntuk menghasilkan  $c_g$  dan  $c_{out}$ . Satu gate delay untukmenentukan  $p_i$  dan  $g_i$ , 2 gate delay lainnya berasal dari semua sinyal carry.

Blok 1 memberikan 3 gate delay dan blok 2 juga memberikan jumlah gate delay yang sama sehingga totalnya adalah**6 gate delay**.


# Soal Ujian Akhir Semester tahun 2015/2016

1. Selesaikan operasi berikut dalam representasi 2's complement dan tentukan apakah terjadi arithmetic overflow. Kemudian periksa kembali jawaban Anda dengan perhitungan decimal biasa.

2. Act 1 Logic Block merupakan salah satu logic blok FPGA. Tunjukkan bahwa fungsi  $f = w_2\overline{w_3} + w_1w_3 + \overline{w_2}w_3$  dapat diimplementasikan dengan satu unit Act 1 Logic Block (rangkaian pada gambar dibawah).




3. Rangkaian dibawah ini menyerupai rangkaian *counter*. Jelaskan urutan keluaran bit yang dihasilkan oleh rangkaian tersebut.



- 4. Rancang sebuah mesin *counter* 3 bit dengan kendali sebuah input w. Jika w=1 *counter* akan bertambah dengan nominal dua(contoh: 0, 2, 4, 6, ...). Jika hitungan *counter* telah mencapai 8 maka hitungan akan dimulai kembali dari angka 0. Untuk kasus sejenis, jika hitungan telah mencapai 9 maka hitungan diulangi dari angka 1. Jika input w=0, *counter* akan berkurang dengan nominal 1 (*normal down-counter*). Desainlah rangkaian dengan *D flip-flops*.
- 5. Rancang rangkaian asynchronous yang memenuhi spesifikasi sebagai berikut :
  - > Terdapat dua input, yaitu *input clock* c dan input kendali w.
  - Output z yang memberikan keluaran yang sama dengan *clock pulse* c jika w=1 dan keluaran z=0 jika w=0.
  - ➤ Clock pulse yang dihasilkan z harus full pulse. Jika c=1 dan w beralih dari 0 ke 1 maka z tidak akan memberikan keluaran pulse sebagian(partially pulse) tetapi menunggu clock pulse selanjutnya sampai keluaran z=1. Jika c=1 dan w beralih dari 1 ke 0 maka z memberikan keluaran full pulse.

Ilustrasi operasi rangkaian dapat dilihat pada gambar dibawah.(prob. 9.17 Ch. 9)



# Solusi Ujian Akhir Semester tahun 2015/2016

#### Problem 1

Hasil operasinya adalah sebagai berikut:

(a): 00110110 54 (b): 01110101 117 (c): 11011111 
$$(-33)$$
  
 $+01000101$   $+69$   $+11011110$   $-34$   $+10111000$   $+(-72)$   
01111011 123 01010011 83 10010111  $(-105)$ 

*Arithmetic overflow*terjadi dalam contoh (e) ; dapat dilihat bahwa pola 10011111 merepresentasikan -97 bukan +159.

## Problem 2

Dengan menggunakan Shannon's expansion, fungsi f dapat kita nyatakan dalam variabel w<sub>3</sub> sehingga


$$f = w_{2}\overline{w_{3}} + w_{1}w_{3} + \overline{w_{2}}w_{3}$$

$$f = \overline{w_{3}}(w_{2}) + w_{3}(\overline{w_{2}} + w_{1})$$

$$f = \overline{w_{3}}(w_{2}) + w_{3}(\overline{w_{2}} + w_{2})(\overline{w_{2}} + w_{1})$$

$$f = \overline{w_{3}}(w_{2}) + w_{3}(\overline{w_{2}} + w_{2}w_{1})$$

Jadi, bentuk rangkaian yang sesuai adalah




## Problem 3

Tabel karakteristikdari T flip-flop

Clock	T Q(t+1)	
0	х	Q(t)
1	0	Q(t)
1	1	Q(t)

Kemudian kita dapat menentukan timing diagram dari rangkaian counter diatas sebagai berikut :



Berdasarkan  $\it timing \ diagram \ diatas \ dapat \ dilihat \ bahwa urutan keluaran bit (Q_2Q_1Q_0) \ yang \ dihasilkan adalah 000, 001, 010, 111.$ 

# Problem 4

# - State Diagram

Present State	Nex	Count	
Tresent State	w = 0	w = 1	
A	Н	С	0
В	A	D	1
С	В	Е	2
D	С	F	3
E	D	G	4
F	Е	Н	5
G	F	A	6
Н	G	В	7

# - State-Assigned Table

		Next	Output	
	Present State y2y1y0	$\mathbf{w} = 0$	w = 1	$\mathbf{z}_2\mathbf{z}_1\mathbf{z}_0$
	J 2J 1J 0	$Y_2Y_1Y_0$	$Y_2Y_1Y_0$	
A	000	111	010	000
В	001	000	011	001
C	010	001	100	010
D	011	010	101	011
E	100	011	110	100
F	101	100	111	101
G	110	101	000	110
Н	111	110	001	111

# - Next-State

a) Y<sub>2</sub>

$y_1y_0$ $wy_2$	00	01	11	10
00	1	0	0	0
01	0	1		1
11	1	1	0	0
10	0	0	1	1

b) Y<sub>1</sub>

$y_1y_0$ $wy_2$	00	01	11	10
00	1	0	1	0
01	1	0	1	0
11	1	1	0	0
10	1	1	0	0

c) Y <sub>0</sub>							
$y_1y_0$ $wy_2$	00	01	11	10			
00	1	0	0	1			
01	1	0	0	1			
11	0	1	1	0			
10	0	1	1	0			

# Untuk D flip-flop

a) 
$$D_2 = Y_2 = w\overline{y_2}y_1 + wy_2\overline{y_1} + \overline{w}y_2y_1 + \overline{w}y_2y_0 + \overline{w}\overline{y_2}y_1\overline{y_0}$$

b) 
$$D_1 = Y_1 = w\overline{y_1} + \overline{y_1y_0} + \overline{w}y_1y_0$$

c) 
$$D_0 = Y_0 = \overline{w}\overline{y_0} + wy_0$$

## - Output

$$z_2 = y_2$$
,  $z_1 = y_1$ , dan  $z_0 = y_0$ 

#### Problem 5

**Step 1 : Create a primitive table** 


Present	Ne	Output			
state	wc = 00	01	10	11	z
Α	A	В	D	-	0
В	Α	$\bigcirc$ B	_	C	0
C	_	В	D	$\bigcirc$	0
D	Α	_	D	E	0
E	A	E	D	$\bigcirc$ E	1

**Step 2 : Reduce Primitive Flow Table** 

В	٧			
С	>	٧		
D	>	CE	CE	
E	Х	х	х	٧
	А	В	С	D

Column	List of Compatible Classes
D	{D,E}
С	{D,E}
В	{D,E},{B,C}
A	{D,E},{B,C},{A,D},{A,C},{A,B}

Dengan implication chart diatas, kita dapat menggambar merger diagram



*Merging* state A, B dan C menjadi state A kemudian hal yang sama untuk state D dan E menjadi state E, diperoleh *Mealy-type flow table* 

Present	Next state				Output z			
state	wc = 00	01	10	11	00	01	10	11
A	A	A	D	A	0	0	0	0
D	Α	D	D	D	0	1	0	1

**Step 3 : State Assignment and Transition Table** 

Diperoleh tabel transisi sebagai berikut

Present	Next state					Ou	tput	
state	wc = 00	01	10	11	00	01	10	11
y		Y					z	
0	0	0	1	0	0	0	0	0
1	0	1	1	1	0	1	0	1

**Step 5 : Determine Logic Equation** 

Υ

y\ <u>wc</u>	00	01	11	10
0	0	0	0	1
1	0	1	1	1

Z

y\ <u>wc</u>	00	01	11	10
0	0	0	0	0
1	0	1	1	0

Dengan kedua k-map diatas diperoleh next-state expression sebagai berikut

$$Y = w\overline{c} + cy + wy$$

Perhatikan bahwa ekspresi wy ditambahkan untuk menghindari static hazard.

Diperoleh output expression

$$z = cy$$

**Step 6 : Realise Logic Equation** 

Rangkaian hasil sebagai berikut

