
# FUNDAMENTOS EN EL DISEÑO CUANTITATIVO DE COMPUTADORAS

Parte 2 de 3

- 1. **Defina atributos** de la computadora dependiendo de lo que se necesita
- **2. Diseño**: diseñe de manera que se maximice desempeño y eficiencia en el uso de energía, dentro de las restricciones de costo, energía disponible, y estado tecnología. (Saber de compiladores, sistemas operativos, diseño lógico, ...)
  - a) diseño del conjunto de instrucciones (diseño de la arquitectura del conjunto de instrucciones: ISA)
    - " almacenamiento operandos (RR, RM, Pila, Acumulador) Si es RR es RISC
    - direccionamiento de memoria (por byte, alineada, tamaño dirección)
    - modo direccionar (muchos)
    - Tipo y tamaño de operandos
    - Operaciones (transferencia datos, aritméticas, lógicas, de control, arit. de punto flotante)
    - Codificación
  - **b)** organización funcional o **microarquitectura** (incluye aspectos de alto nivel del diseño, tal como el sistema de memoria, la interconexión de la memoria, y el diseño interno del procesador o CPU)
  - c) hardware (o implementación) debe tomar en cuenta también energía y enfriamiento
    - diseño de circuitos (diseño lógico)
    - " empaque de circuitos

- a) diseño del conjunto de instrucciones (diseño de la arquitectura del conjunto de instrucciones: ISA)
  - almacenamiento operandos (RR, RM, Pila, Acumulador) Si es RR es RISC



- a) diseño del conjunto de instrucciones (diseño de la arquitectura del conjunto de instrucciones: ISA)
  - direccionamiento de memoria (por byte, alineada, tamaño dirección)

(FUNDAMENTOS EN EL DISEÑO CUANTITATIVO DE COMPUTADORAS)

a) diseño del conjunto de instrucciones (diseño de la arquitectura del conjunto de instrucciones: ISA)

modo direccionar (muchos)

En RISC-V: Registro, Inmediato y Desplazamiento

En 80 x86 : los 3 anteriores + 3 variaciones para el desplazamiento (absoluto, dos registros – base y desplazamientyo-, y dos registros en donde uno es multiplicado por el tamaño del operando en bytes. También existen Autoincremento, auto decremento

### **MODOS DE DIRECCIONAMIENTO Fig A.6**

Addressing mode	Example instruction	Meaning	When used When a value is in a register		
Register	Add R4,R3	Regs[R4] ← Regs[R4] + Regs[R3]			
Immediate	Add R4,3	Regs[R4]←Regs[R4]+3	For constants		
Displacement	Add R4,100(R1)	Regs[R4] ← Regs[R4] +Mem[100+Regs[R1]]	Accessing local variables (+ simulates register indirect, direct addressing modes)		
Register indirect	Add R4,(R1)	Regs[R4]←Regs[R4] +Mem[Regs[R1]]	Accessing using a pointer or a computed address		
Indexed	Add R3,(R1+R2)	Regs[R3]←Regs[R3] +Mem[Regs[R1]+Regs [R2]]	Sometimes useful in array addressing: R1 = base of array; R2 = index amount		
Direct or absolute	Add R1,(1001)	Regs[R1]←Regs[R1] +Mem[1001]	Sometimes useful for accessing static data; address constant may need to be large		
Memory indirect	Add R1,@(R3)	Regs[R1]←Regs[R1] +Mem[Mem[Regs[R3]]]	If R3 is the address of a pointer $p$ , then mode yields * $p$		
Autoincrement	Add R1,(R2)+	Regs[R1] ← Regs[R1] + Mem[Regs[R2]] Regs[R2] ← Regs[R2]+d	Useful for stepping through arrays within a loop. R2 points to start of array; each reference increments R2 by size of an element, d		
Autodecrement	Add R1, -(R2)	Regs[R2] ← Regs[R2] - <i>d</i> Regs[R1] ← Regs[R1] + Mem[Regs[R2]]	Same use as autoincrement. Autodecrement/-increment can also act as push/pop to implement a stack.		
Scaled	Add R1,100(R2)[R3]	Regs[R1] ← Regs[R1] +Mem[100+Regs[R2] +Regs[R3] * <i>d</i> ]	Used to index arrays. May be applied to any indexed addressing mode in some computers		

	The load and store instructions in RISC-V							
ld	x1,80(x2)	Load doubleword	Regs[x1] = Mem[80+Regs[x2]]					
lw	x1,60(x2)	Load word	Regs[x1] $<$ - 64 Mem[60+Regs[x2]] <sub>0</sub> ) <sup>32</sup> ## Mem[60+Regs[x2]]					
lwu	x1,60(x2)	Load word unsigned	Regs[x1] <- <sub>64</sub> 0 <sup>32</sup> ## Mem[60+Regs[x2]]					
lb	x1,40(x3)	Load byte	Regs[x1] <- <sub>64</sub> (Mem[40+Regs[x3]] <sub>0</sub> ) <sup>56</sup> ## Mem[40+Regs[x3]]					
lbu	x1,40(x3)	Load byte unsigned	Regs[x1] <- <sub>64</sub> 0 <sup>56</sup> ## Mem[40+Regs[x3]]					
lh	x1,40(x3)	Load half word	Regs[x1]<- <sub>64</sub> (Mem[40+Regs[x3]] <sub>0</sub> ) <sup>48</sup> ## Mem[40+Regs[x3]]					
flw	f0,50(x3)	Load FP single	Regs[f0]<- <sub>64</sub> Mem[50+Regs[x3]] ## 0 <sup>32</sup>					
fld	f0,50(x2)	Load FP double	Regs[f0]<- <sub>64</sub> Mem[50+Regs[x2]]					
sd	x2,400(x3)	Store double	Mem[400+Regs[x3]] <- <sub>64</sub> Regs[x2]					
sw	x3,500(x4)	Store word	Mem[500+Regs[x4]]<- 32 Regs[x3]3263					
fsw	f0,40(x3)	Store FP single	Mem[40+Regs[x3]] <- 32 Regs[f0] <sub>031</sub>					
fsd	f0,40(x3)	Store FP double	Mem[40+Regs[x3]] <- 64 Regs[f0]					
sh	x3,502(x2)	Store half	Mem[502+Regs[x2]] <- <sub>16</sub> Regs[x3] <sub>4863</sub>					
sb	x2,41(x3)	Store byte	$Mem[41+Regs[x3]] < -8 Regs[x2]_{5663}$					

(FUNDAMENTOS EN EL DISEÑO CUANTITATIVO DE COMPUTADORAS)

a) diseño del conjunto de instrucciones (diseño de la arquitectura del conjunto de instrucciones: ISA)

Tipo y tamaño de operandos

ARMv8 (Advance RISC Machine), 80x86, y RISC-V soportan:

8 bits (caracter ASCII)

16 bits (carácter Unicode o media palabra)

**32 bits** (entero o palabra)

**64 bits** (doble palabra, o entero "long")

Para punto flotante (estándar 754 de la IEEE) de 32 bits (precisión simple) y 64 bits (doble)

80x86 también soporta punto flotante de doble precisión extendida de 80 bits

- a) diseño del conjunto de instrucciones (diseño de la arquitectura del conjunto de instrucciones: ISA)
  - Operaciones (transferencia datos, aritméticas, lógicas, de control, arit. de punto flotante)

### **TIPOS DE OPERACIONES**

Operator type	Examples
Arithmetic and logical	Integer arithmetic and logical operations: add, subtract, and, or, multiply, divide
Data transfer	Loads-stores (move instructions on computers with memory addressing)
Control	Branch, jump, procedure call and return, traps
System	Operating system call, virtual memory management instructions
Floating point	Floating-point operations: add, multiply, divide, compare
Decimal	Decimal add, decimal multiply, decimal-to-character conversions
String	String move, string compare, string search
Graphics	Pixel and vertex operations, compression/decompression operations

Instruction type/opcode	Instruction meaning
Data transfers	Move data between registers and memory, or between the integer and FP or special registers; only memory address mode is 12-bit displacement+contents of a GPR
1b, 1bu, sb	Load byte, load byte unsigned, store byte (to/from integer registers)
1h, 1hu, sh	Load half word, load half word unsigned, store half word (to/from integer registers)
lw, lwu, sw	Load word, load word unsigned, store word (to/from integer registers)
ld, sd	Load double word, store double word (to/from integer registers)
flw, fld, fsw, fsd	Load SP float, load DP float, store SP float, store DP float
fmvx, fmv.x	Copy from/to integer register to/from floating-point register; ""=S for single-precision, D for double-precision
csrrw, csrrwi, csrrs, csrrsi, csrrc, csrrci	Read counters and write status registers, which include counters: clock cycles, time, instructions retired
Arithmetic/logical	Operations on integer or logical data in GPRs
add, addi, addw, addiw	Add, add immediate (all immediates are 12 bits), add 32-bits only & sign-extend to 64 bits, add immediate 32-bits only
sub, subw	Subtract, subtract 32-bits only
mul, mulw, mulh, mulhsu, mulhu	Multiply, multiply 32-bits only, multiply upper half, multiply upper half signed-unsigned, multiply upper half unsigned
div, divu, rem, remu	Divide, divide unsigned, remainder, remainder unsigned
divw, divuw, remw, remuw	Divide and remainder: as previously, but divide only lower 32-bits, producing 32-bit sign-extended result
and, and i	And, and immediate
or, ori, xor, xori	Or, or immediate, exclusive or, exclusive or immediate
lui	Load upper immediate; loads bits 31-12 of register with immediate, then sign-extends
auipc	Adds immediate in bits 31–12 with zeros in lower bits to PC; used with JALR to transfer control to any 32-bit address
sll, slli, srl, srli, sra, srai	Shifts: shift left logical, right logical, right arithmetic; both variable and immediate forms
sllw, slliw, srlw, srliw, sraw, sraiw	Shifts: as previously, but shift lower 32-bits, producing 32-bit sign-extended result
slt,slti,sltu,sltiu	Set less than, set less than immediate, signed and unsigned
Control	Conditional branches and jumps; PC-relative or through register
beq, bne, blt, bge, bltu, bgeu	Branch GPR equal/not equal; less than; greater than or equal, signed and unsigned
jal, jalr	Jump and link: save PC+4, target is PC-relative (JAL) or a register (JALR); if specify $\times 0$ as destination register, then acts as a simple jump
ecall	Make a request to the supporting execution environment, which is usually an OS
ebreak	Debuggers used to cause control to be transferred back to a debugging environment
fence, fence.i	Synchronize threads to guarantee ordering of memory accesses; synchronize instructions and data for stores to instruction memory

Fig 1.5 Algunas instrucciones de RISC-V

Instruction type/opcode	Instruction meaning
Floating point	FP operations on DP and SP formats
fadd.d, fadd.s	Add DP, SP numbers
fsub.d, fsub.s	Subtract DP, SP numbers
fmul.d, fmul.s	Multiply DP, SP floating point
<pre>fmadd.d, fmadd.s, fnmadd.d, fnmadd.s</pre>	Multiply-add DP, SP numbers; negative multiply-add DP, SP numbers
<pre>fmsub.d, fmsub.s, fnmsub.d, fnmsub.s</pre>	Multiply-sub DP, SP numbers; negative multiply-sub DP, SP numbers
fdiv.d, fdiv.s	Divide DP, SP floating point
fsqrt.d, fsqrt.s	Square root DP, SP floating point
<pre>fmax.d, fmax.s, fmin.d, fmin.s</pre>	Maximum and minimum DP, SP floating point
fcvt, fcvtu, fcvtu	Convert instructions: $FCVT.x.y$ converts from type $X$ to type $Y$ , where $X$ and $Y$ are $L$ (64-bit integer), $W$ (32-bit integer), $W$ (DP), or $W$ (SP). Integers can be unsigned ( $W$ )
feq, flt,fle	Floating-point compare between floating-point registers and record the Boolean result in integer register; ""= S for single-precision, D for double-precision
fclass.d, fclass.s	Writes to integer register a 10-bit mask that indicates the class of the floating-point number $(-\infty, +\infty, -0, +0, \text{NaN},)$
fsgnj,fsgnjn, fsgnjx	Sign-injection instructions that changes only the sign bit: copy sign bit from other source, the oppositive of sign bit of other source, XOR of the 2 sign bits

Fig 1.6 Algunas operaciones para operandos de punto flotante de RISC-V

- a) diseño del conjunto de instrucciones (diseño de la arquitectura del conjunto de instrucciones: ISA)
  - " Codificación

### Figura A.18 ALGUNOS TIPOS DE CODIFICACIÓN

Operation and	Address	Address		Address	Address
no. of operands	specifier 1	field 1	•••	specifier <i>n</i>	field <i>n</i>

(A) Variable (e.g., Intel 80x86, VAX)

Operation	Address	Address	Address	
	field 1	field 2	field 3	


(B) Fixed (e.g., RISC V, ARM, MIPS, PowerPC, SPARC)

Operation	Address	Address		
	specifier	field		

Operation	Address	Address	Address	
	specifier 1	specifier 2	field	

Operation	Address	Address	Address	
	specifier	field 1	field 2	

(C) Hybrid (e.g., RISC V Compressed (RV32IC), IBM 360/370, microMIPS, Arm Thumb2)



El inmediato se arma así: desde bit 1 a 10 con a) el 11 con b) del 12 al 19 con c) y 20 con d) Figura 1.7 Formatos de codificación base para RISC-V Todas son de 32 bits .

Tipo R: Para operaciones de enteros R-R

Tipo I: Para Loads y operaciones con inmediato.

Tipo B: Para Branches

Tipo J: Para Jumps and link

Tipo **S:** Para Stores (eso para que los especificadores de los 3 registros estén siempre en la misma posición - (rd, rs1, rs2)

Tipo U: Para instrucciones con "inmediato ancho" (LUI, AUIPC)

### **Base Integer Subset - Base Instruction Formats**

### tomado de riscv-spec-v2.2


Figure 2.4 shows the immediates produced by each of the base instruction formats, and is labeled to show which instruction bit (inst[y]) produces each bit of the immediate value.

31	30	20	19	12	11	10	5	4	1	0	
		— inst[3	1] —			inst	30:25	inst	24:21	inst[20]	I-immediate
		inst[3	1] —			inst	30:25	inst	[11:8]	inst[7]	S-immediate
											1
	_	– inst[31] –	_	j	inst[7]	inst	30:25	inst	[11:8]	0	B-immediate
											1
inst[31]	ins	t[30:20]	inst[19:12]				— (	) —			U-immediate
											1
_	– inst[31	l] —	inst[19:12]	i	nst[20]	inst	30:25]	inst	[24:21]	0	J-immediate


Figure 2.4: **Types of immediate produced by RISC-V instructions.** The fields are labeled with the instruction bits used to construct their value. Sign extension always uses inst[31].


- a) diseño del conjunto de instrucciones (diseño de la arquitectura del conjunto de instrucciones: ISA)
- b) organización funcional o microarquitectura (incluye aspectos de alto nivel del diseño, tal como el sistema de memoria, la interconexión de la memoria, y el diseño interno del procesador o CPU)


### PIPELINE PARA ENTEROS RISC V MODIFICADO




### Microarquitectura de un núcleo del procesador ARM









- 1. **Defina atributos** de la computadora dependiendo de lo que se necesita
- **2. Diseño**: diseñe de manera que se maximice desempeño y eficiencia en el uso de energía, dentro de las restricciones de costo, energía disponible, y estado tecnología. (Saber de compiladores, sistemas operativos, diseño lógico, ...)
  - a) diseño del conjunto de instrucciones (diseño de la arquitectura del conjunto de instrucciones: ISA)
    - " almacenamiento operandos (RR, RM, Pila, Acumulador) Si es RR es RISC
    - direccionamiento de memoria (por byte, alineada, tamaño dirección)
    - modo direccionar (muchos)
    - Tipo y tamaño de operandos
    - Operaciones (transferencia datos, aritméticas, lógicas, de control, arit. de punto flotante)
    - Codificación
  - **b)** organización funcional o **microarquitectura** (incluye aspectos de alto nivel del diseño, tal como el sistema de memoria, la interconexión de la memoria, y el diseño interno del procesador o CPU)
  - c) hardware (o implementación) debe tomar en cuenta también energía y enfriamiento
    - diseño de circuitos (diseño lógico)
    - " empaque de circuitos