## 集積回路設計 (INTEGRATED CIRCUIT DESIGN) 第9回 課題

提出 ×:6月4日(木)17時 OCW-iの課題提出機能で

- 形式: WORD, PDF, 手書きの解答用紙の写真のいずれか
- 課題提出画面で『ファイルサイズがOKBのファイルがあります』が出たら、ファイルが提出できていません。再度提出してください。

## PLA

- □ 以下の図1の真理値表からなる2つの出力論理関数 $y_2$ ,  $y_1$  を実現するPLAについて考える.
  - 1. 2つの出力論理関数 $y_2$ ,  $y_1$ 間で、主項をなるべく共有するように同時に簡単化した場合、出力論理関数 $y_2$ を示せ.
  - 2. 同様に、出力論理関数y<sub>1</sub>を示せ.
  - 3. 上記の $y_2$ と $y_1$ について、ANDアレイとORアレイを設計し、図2上に記せ、必要な箇所に接続(スイッチ)をドットとして表すこと、

												- ANDアレイ ORアレイ
<b>X</b> <sub>4</sub>	$X_3$	$\mathbf{X_2}$	$X_1$	<b>y</b> <sub>2</sub>	<b>y</b> <sub>1</sub>	$X_4$	$X_3$	$\mathbf{X}_{2}$	$X_1$	<b>y</b> <sub>2</sub>	<b>y</b> <sub>1</sub>	
0	0	0	0	1	*	1	0	0	0	0	1	<del> </del>
0	0	0	1	*	1	1	0	0	1	1	1	<sup>¯</sup> ╶╌╌┃╌╌┼╌╌┼╌╌┼╌╌┼╌╌┼╌╌┼╌╌┼╌╌┼╌╌ <b>╂╌╌┠╌╌┼╌╌</b> ┼╌╌┃╌
0	0	1	0	0	*	1	0	1	0	0	1	┃ <b>┃┼┼┼┼┼┼┼</b>
0	0	1	1	*	*	1	0	1	1	*	1	<b></b> <del></del>
0	1	0	0	0	1	1	1	0	0	*	*	┃ <i></i> ┃ <i></i> ↓ <i></i> ↓ <i></i> ↓ <i></i> ↓ <i></i> ↓
0	1	0	1	1	0	1	1	0	1	1	0	
0	1	1	0	*	*	1	1	1	0	1	*	
0	1	1	1	*	0	1	1	1	1	*	1	$X_4 \overline{X}_4 X_3 \overline{X}_3 X_2 \overline{X}_2 X_1 \overline{X}_1 \qquad y_2 y_1$
	図1:真理値表											図2:PLAの接続表