

# 集積回路設計 (INTEGRATED CIRCUIT DESIGN) 第12回

# チャネル配線アルゴリズム

□始点と終点を結ぶ最短経路=マンハッタン距離



- □LSIでは障害物を避けて最短距離で結ぶ
  - □空き領域にグリッド
    - ブリッド間の距離の重みw<sub>i</sub>が 異なる → ダイクストラ
    - W<sub>i</sub>=1 ∀i → 幅優先探索,迷路法
  - □ラインサーチ:直線で探索



# チャネル配線アルゴリズム


□ 論理セルの(同番号)端子間を配線で結ぶ

□ 水平方向:メタル第一層

□ 垂直方向:メタル第二層

■ 電気的に接続する水平・垂直配線はコンタクト で接続


- □ ゲートアレー方式
  - □配線領域を使用
  - □ 与えられたトラック数の中で配線を決定
- □ スタンダードセル方式
  - □ 配線領域(幅)可変 → 最小トラック数/
  - □ トラック数:多 → 面積:大
    - → 歩留まり: 低
    - → チップ単価:高



ぐねぐね曲がる配線:NG
→ 制限条件=1つの水平
トラックしか使わない
(※2つ以上使用してト
ラック数を削減できることもある)

# 水平トラック割当て

- □ 同じトラックには水平区間が重ならないネットだけが 割当て可
- Left-edge algorithm: できるだけ左詰め
  - 第一水平トラック:1番左から始まるネット1 or 5を選択
    - 同じトラックに割当て可能なネット はネット3 or 4 → ネット3
  - 2. 第二水平トラック:ネット5
    - 重ならないのはネット4
  - 3. 第三水平トラック:残りの ネット2
- □3トラック必要
  - ■最大重複ネット数
  - □ [2,3]で3つのネットが重複




1:[0,2] 4:[4,6]

2:[1,6] 5:[0,3]

3:[3,5]


# 水平トラック割当ての垂直制限条件


- □ 前ページでは第一水平トラックにネット 5を割り当てられない
  - ■垂直方向で重なるため
  - □上側の端子のネットは下側の端子のネットより上のトラックに割当て=垂直制限条件
- □ 2つのグラフで解く
  - ■水平制限グラフ
  - ■垂直制限グラフ



# 水平制限グラフ

- □無向グラフ
  - □節点:配線ネット
  - ■枝:節点に対応する配線ネットが水平 方向に重なりがある場合に枝を張る
- □チャネルの配線問題
  - □ なるべく少ない整数の範囲で水平 トラックの番号付けを行う
  - 枝でつながった節点には別の番号 (=彩色問題)
- □ 水平制約:P問題







# 垂直制限グラフ

### □ 有向グラフ


- □節点:配線ネット
- ■枝:配線ネットに含まれる端子同士 が対向関係にある場合、上側の端子 の配線ネットに対応する節点から下 側の端子の配線ネットへ矢印の付い た有向枝を張る




- □チャネルの配線問題
  - ■有向枝の始まりの節点には、終わりの節点より小さい番号を割当て
  - □最長パス長=必要トラック数の下限
- □垂直制約:NP完全




# 水平トラック割当て(グラフ理論)






2:[1,6] 5:[0,3]


3:[3,5]






### チャネル配線 (例題)


- □右図に示すチャネル配線問題について
  - 水平制限グラフを示せ
  - 2. 垂直制限グラフを示せ
  - 3. 制約条件を満たし, 使 用する水平トラック数 が少ないチャネル配線 を示せ



# 水平トラック割当て(グラフ理論)

- □矛盾する垂直制限グラフ
  - □ループ構造(閉路)
  - ■配線ネットに2つ以上の水平トラックを使用することで解決
    - 有向無閉路グラフ; DAG (Directed Acyclic Graph)
    - ■垂直制約グラフがDAGでなければ分割(=2トラック以上を使用する)しか解が存在しない






# 配線の実情


出典 (2014/2/3): http://ascii.jp/elem/000/000/863/863023/

#### □配線(下層→上層)

- 1. 最下層:トランジスタ
- 2. 横方向の配線(トランジスタ間) 🚾
- 3. 縦方向の配線










#### Interconnects Options Enable Product Optimization



Intel 0.35µmプロセス

- ローカル配線:2~4層
- グローバル配線(太い

配線):2~4層

• 電源/GND: 各1層

CPU Interconnects Focused on Performance SoC Interconnects Focused on Density