集積回路設計 (INTEGRATED CIRCUIT DESIGN) 第8回

階層設計と構造設計(4章)

- □ランダム論理回路
 - □最小チップ面積で性能の良い論理設計
 - ALU,加算器,レジスタ等の基本論理回路ブロック
 - ゲートレベル設計
 - トランジスタ設計
- □ 基本論理回路ブロック
 - 階層設計:基本論理回路ブロックを組み合わせて大規模なシステムを設計
 - ALUやレジスタ等 → プロセッサ
 - 基本セルやマクロセル → ゲートアレー
- PLA/ROM
 - PLA(プログラム可能な論理アレー)
 - □ レイアウト(チップ上の配置・配線)も考慮した規則 的な構造

低


論理設計

□ 例) EXOR

Α	В	A⊕B	Y ₁	Y ₂	Y ₃	Y ₄
0	0	0	1	0	1	0
0	1	1	1	1	0	1
1	0	1	1	1	0	1
1	1	0	0	1	1	0


ゲート論理設計 Y₁ 16Tr A Y₃ Y₄ 16Tr B Y₂ A 16Tr

高 IP設計 抽象度 セル設計 ゲートレベル設計 トランジスタ設計




データパスと制御論理回路

- □ データパス
 - □ データ処理を行うための論理回路
 - □ 個々の構成要素はランダム論理回路で設計
 - ■算術論理演算(加減算・乗算・論理演算)
 - 記憶機能 (メモリ・レジスタ)
- □ 制御論理回路
 - □ データの流れを正しく制御する回路
 - □ ランダム論理回路・PLA/ROMで設計



1-bit 加算器

- □半加算器(=AND1個+EXOR1個)
 - $\square S = A \oplus B, C = AB$
 - □下位ビットからの桁上げ無し
 - □または全加算器(次スライド)でC₋₁=0




Α	В	U	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

1-bit 加算器

□全加算器(=半加算器2個+OR1個)


- $\square S_i = (A_i \oplus B_i) \oplus C_i = A_i \oplus B_i \oplus C_{i-1}$
- $\Box C_i = A_i B_i + (A_i \oplus B_i) C_{i-1}$
 - ■下位ビットからの桁上げ




A _i	B _i	C _{i-1}	C _i	Si
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

n-bit 加算器


- $\Box (A_n...A_i...A_1A_0) + (B_n...B_i...B_1B_0)$
 - ■1-bit 加算器を接続(階層設計)
- Ripple Carry Adder (RCA)
 - □回路面積:小
 - ■遅延:大(A₀(B₀) → C)






n-bit 加算器

- Carry Look Ahead (CLA)
 - □桁上げ先読み
 - $\blacksquare CL_1 = A_0B_0$
 - $CL_2 = A_1B_1 + C_0A_1 + C_0B_1$ $= A_1B_1 + A_0B_0A_1 + A_0B_0B_1$
 - □回路面積:大
 - □遅延:小




桁上げが起こる条件:

- □算術演算回路
 - □一般的なプロセッサに組み込まれている演算器
 - ■加算
 - ■減算
 - ■論理演算
 - etc...
- □設計方法
 - ■独立に設計&組み合わせる ことはしない
 - ■面積
 - ■電力
 - etc...



□共通部分を抽出して計算結果は使い回すように構築

- □ ALUの基本構造
 - □ P, Gブロックの機能を制御信号で切り替え →異なる演算
- □加算と減算
 - □加算: A+B
 - □ 減算: A-B=A+(-B)
 - ■"負の値をどう表現するか?"
 - ■1の補数, 2の補数



- Ripple Carry Adder (RCA)
 - □ 例)1-2=1+(-2)=-1
 - 符号+数値:001+110=111(=-3) → 101(=-1)にならない
 - 1の補数: 001+101=110
 - 2の補数: 001+110=111
- □ 1の補数
 - □ 正の値をビット反転
 - $-(2^{n}-1)\sim 2^{n}-1$
 - "Aの2進表現"+ "Aの1の補数の 2進表現"ですべてのビットが1 → オール1にするために補う数 =1の補数
- □ 2の補数
 - □ 正の値をビット反転+1
 - $-2^{n} \sim 2^{n} 1$
 - "Aの2進表現"+ "Aの2の補数の 2進表現"で2ⁿ → 2ⁿにするため に補う数=2の補数

				符号あり		
	_	2	符号	符号	100	20
a_2	a_1	a ₀	なし	十数值	補数	補数
0	0	0	0	0	0	0
0	0	1	1	1	1	1
0	1	0	2	2	2	2
0	1	1	3	3	3	3
1	0	0	4	-0	-3	-4
1	0	1	5	-1	-2	-3
1	1	0	6	-2	-1	-2
1	1	1	7	-3	-0	-1

□加算

S:1が奇数個で1

C:1が2つ以上 で1 (キャリー) =多数決

$$S_i = A_i \oplus B_i \oplus C_{i-1} = P_i \oplus C_{i-1}$$

$$C_i = A_i B_i + (A_i \oplus B_i) C_{i-1} = G_i + P_i C_{i-1} \quad (C_{-1} = 0)$$

□減算

$$\square A-B=A+(-B)$$

$$P_i = A_i \oplus \overline{B}_i$$
, $G_i = A_i \overline{B}_i$

$$\square S_i = P_i \oplus C_{i-1}$$

$$C_i = G_i + P_i C_{i-1} (C_{-1} = 1; 2の補数)$$


□論理演算

$$\Box G_i = 0$$

Pブロック

	加算	減算	AND	OR
Р	A _i ⊕B _i	$A_i \oplus \overline{B}_i$	A_iB_i	A_i+B_i
C ₋₁	0	1	0	0

- □ Pブロック:CMOSドミノ回路
 - ■加算~ORを個々に作って繋げると膨大
 - □ドミノ回路
 - ■メイン部分:8 Tr
 - プリチャージ: 1 Tr
 - ■入出力:3 NOT




Pブロックの制御信号 (1/2)

- □ 制御信号*X_i*(i=1~4)を操作
 - **□** *Φ*=*0*の時
 - 点Eはプリチャージ (論理1; **V**DD)
 - 制御入力*X_i*も*V_{DD}*(放電パスを形成しない)
 - **□** *Φ*=1の時
 - (A,B)=(0,0) → パス①
 - (A,B)=(0,1) → パス②
 - (A,B)=(1,0) → パス③
 - _{*} (A,B)=(1,1) → パス④
- 加算(1001)の時 制御信号1
- →点Eの電荷保持
- $\rightarrow F=0$

加算(1001)の時 制御信号0 →点Eの電荷放電 →F=1

 $P_i = A_i \oplus B_i$



Pブロックの制御信号 (2/2)

	加算	減算	AND	OR
Р	A _i ⊕B _i	$A_i \oplus \overline{B}_i$	A_iB_i	A_i+B_i
C ₋₁	0	1	0	0
Pの制御信号 (X ₄ X ₃ X ₂ X ₁)	1001	0110	0111	0001

□ Pブロック:CMOSドミノ回路


■加算~ORを個々に作って繋げると膨大

□ドミノ回路

■メイン部分:8 Tr

■ プリチャージ: 1 Tr

■ 入出力: 3 NOT



キャリー生成論理

□キャリー生成論理

- $\square C_1 = C_0 P_1 + G_1$
- $\square C_2 = C_1 P_2 + G_2$
- o ...

クリティカルパス(C₋₁~C_n)

□ "クリティカルパスを短く抑えたい"

マンチェスターキャリーチェーン

- □パス論理とプリチャージ方式を使ったCMOSド ミノ論理回路で実現
 - $\overline{C}_{i-1}=0$, $P_i=1$ のとき $\overline{C}_i=0$
 - □ G_i=1のときC_i=0
 - それ以外の組み合わせの時に1に なるようにプリチャージ方式と 組み合わせる
- □4ビットの例

