



UNIVERSIDAD NACIONAL DE LOJA

TÍTULO:

Optimización de Circuitos Lógicos en una Unidad Aritmético-Lógica (ALU) mediante Simplificación Booleana.

INTEGRANTES:

- Jose Camilo Merino Morocho
- Edgar Fabricio Rios Cuenca
- Ashley Patricia Mocha Valarezo
- Abraham Daniel Maza Lapo




ASIGNATURA:

Matematicas Discretas




LICENCIADO:

Ing Mario Enrique



0 1 0 1
1 0 1 1
0 1 1 0
1 0 0 1



1. Título del caso seleccionado

Optimización de Circuitos Lógicos en una Unidad Aritmético-Lógica (ALU) mediante Simplificación Booleana.

2. Descripción del sistema o problema

Las Unidades Aritmético-Lógicas (ALU) son componentes fundamentales de los procesadores y sistemas digitales, encargadas de realizar operaciones aritméticas y lógicas sobre datos binarios. Para este caso se analiza una función lógica utilizada dentro de una ALU para controlar determinadas operaciones. El objetivo es reducir la cantidad de compuertas lógicas necesarias para implementar la función, disminuyendo el área ocupada en hardware, el consumo energético y el tiempo de propagación de las señales. La función lógica original presenta redundancias que pueden eliminarse mediante técnicas de simplificación lógica.

3. Modelo lógico original

Tabla de verdad 3 Variables: $F = AB + A\bar{B} + ABC$

A	B	C	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	1

4. Proceso de optimización:

Simplificación mediante Álgebra de Boole:

$$F = AB + A\bar{B} + ABC \rightarrow \text{Ley Distributiva}$$

$$F = A(B + \bar{B}) + ABC \rightarrow \text{Ley de Complemento}$$

$$F = A(1) + ABC \rightarrow \text{Ley de Identidad}$$

$$F = A + ABC \rightarrow \text{Ley de Absorción}$$

$$F = A$$


Mapa de Karnaugh de 3 Variables:

AB \ C	0	1
00	0	0
01	0	0
11	1	1
10	1	1

Simplificación obtenida: $F = A$

Comprobación por Software:

Simplified K-Map Result



5. Resultados obtenidos

MEJORAS LOGRADAS		
Criterio	Circuito Original	Circuito optimizado
TIEMPO	Mayor retardo de propagación debido a múltiples compuertas	Reducción crítica del retardo. Transmisión directa de la señal A sin latencia de compuertas
ÁREA	Requiere de implementación física de varias compuertas lógicas y conexiones.	Área de hardware minimizada a cero compuertas (conexión directa de la línea de entrada).
CONSUMO	Mayor disipación de potencia por la conmutación de los transistores en cada compuerta.	Consumo de energético drásticamente reducido al eliminar los componentes activos redundantes.
EFICIENCIA	Baja eficiencia global en el uso de recursos físicos del chip y velocidad de procesamiento.	Máxima eficiencia operativa. Simplificación estructural absoluta del diseño lógico.

6. Reflexión crítica personal

• ¿Por qué es importante la optimización lógica?

Para nosotros optimización lógica es una etapa muy indispensable en el diseño de sistemas digitales porque nos permite construir circuitos más rápidos, económicos y eficientes. A medida que aumenta la complejidad de los sistemas computacionales, la reducción de recursos de hardware se vuelve indispensable para mejorar el rendimiento general.

• ¿Qué aprendiste al analizar este caso?

Durante el análisis de este caso aprendimos que muchas expresiones booleanas contienen términos redundantes que pueden eliminarse mediante herramientas como los mapas de Karnaugh y las leyes del álgebra de Boole. Estas técnicas nos permiten obtener soluciones equivalentes, pero mucho más eficientes.

• ¿Cómo se relaciona con tu formación como futuro ingeniero en computación?

Como futuros ingenieros en computación, consideramos que comprender la optimización lógica es esencial, ya que interviene en áreas como el diseño de procesadores, sistemas embebidos como microondas, y circuitos digitales como sensores. Además, estos conocimientos aprendidos contribuyen al desarrollo de tecnologías con mejor desempeño y menor consumo de recursos, aspectos muy importantes en la industria informática actual.

7. Referencias

- [1] M. M. Mano y M. D. Ciletti, *Diseño Digital*, 5.^a ed., México: Pearson Educación, 2014.
- [2] T. L. Floyd, *Fundamentos de Sistemas Digitales*, 11.^a ed., México: Pearson Educación, 2017.
- [3] R. H. Katz y G. Borriello, *Contemporary Logic Design*, 2nd ed., Pearson, 2004.