Логичко пројектовање

Предавање 6/10


Опис секвенцијалних мрежа у VHDL-у

Увод

- У овој лекцији се врши моделовање секвенцијалних мрежа коришћењем VHDL техника представњених у претходној лекцији.
- VHDL моделовање секвенијалних меморијских елемената.
- VHDL моделовање коначних аутомата.
- VHDL моделовање регистара за трансфер података.
- Разумевање како се VHDL користи за креирање понашања секвенцијалних дигиталних система.

D-флип-флоп






Clk D	Q	Qn	
0 X	Last Q	Last Qn	Store
1 X	Last Q	Last Qn	Store
F 0	0	1	Update
 5 1	1	0	Update

```
library IEEE;
use IEEE.std logic 1164.all;
entity Dflipflop is
                        : in
                               std logic;
   port
          (Clock
                        : in
                               std logic;
                               std logic);
           Q, Qn
                        : out
end entity;
architecture Dflipflop arch of Dflipflop is
 begin
   D FLIP FLOP : process (Clock)
     begin
         if (Clock'event and Clock='1') then
           O <= D;
                     On <= not D;
         end if;
    end process;
end architecture:
```

Опис секвенцијалних мрежа у VHDL-у

D-флип-флоп са асин. ресетом

Example: Behavioral Model of a D-Flip-Flop with Asynchronous Reset in VHDL




```
library IEEE;
use IEEE.std logic 1164.all;
entity Dflipflop is
                       : in std logic;
   port
          (Clock
                       : in std logic;
           Reset
                              std logic;
                       : in
           Q, Qn
                       : out std logic);
end entity;
architecture Dflipflop arch of Dflipflop is
 begin
    D FLIP FLOP : process (Clock, Reset)
     begin
         if (Reset = '0') then
             Q <= '0'; Qn <= '1';
         elsif (Clock'event and Clock='1') then
             end if;
    end process;
end architecture;
```

Опис секвенцијалних мрежа у VHDL-у

D-флип-флоп са асин. ресетом и пресетом


Example: Behavioral Model of a D-Flip-Flop with Asynchronous Reset and Preset in VHDL



```
library IEEE;
use IEEE.std logic 1164.all;
entity Dflipflop is
                            : in std logic;
           (Clock
   port
           Reset, Preset
                           : in std logic;
                            : in
                                  std logic;
                            : out std logic);
           Q, Qn
end entity;
architecture Dflipflop arch of Dflipflop is
 begin
    D FLIP FLOP : process (Clock, Reset, Preset)
      begin
         if (Reset = '0') then
             0 <= '0'; On <= '1';
          elsif (Preset = '0') then
              O <= '1'; On <= '0';
          elsif (Clock'event and Clock='1') then
             O <= D; On <= not D;
          end if:
    end process;
end architecture;
```

D-флип-флоп са синх. Enable

Example: Behavioral Model of a D-Flip-Flop with Synchronous Enable in VHDL



```
library IEEE;
use IEEE.std logic 1164.all;
entity Dflipflop is
    port
           (Clock
                                    std logic;
            Reset, Preset
                             : in
                                   std logic;
                                    std logic;
            D, EN
                             : in
            Q, Qn
                             : out std logic);
end entity;
architecture Dflipflop arch of Dflipflop is
 begin
     D FLIP FLOP : process (Clock, Reset, Preset)
      begin
          if (Reset = '0') then
              Q <= '0'; Qn <= '1';
          elsif (Preset = '0') then
              O <= '1'; On <= '0';
          elsif (Clock'event and Clock='1') then
              if (EN = '1') then
                 Q <= D; Qn <= not D;
                                            A nested if/then statement
              end if:
                                            is used to model the
          end if;
     end process;
                                            synchronous enable.
end architecture;
```


Моделовање коначних аутомата у VHDL-у

- Коначни аутомати могу се лако моделовати коришћењем конструкција описа понашања из претходне лекције.
- Најчешћа пракса моделирања за FSM је креирање новог кориснички дефинисаног типа који може да преузме описна имена стања из дијаграма стања.
- Затим се креирају два сигнала овог типа, current_state и next_state.
- Једном када су ови сигнали креирани, сви функционални блокови у коначном аутомату могу да користе описна имена стања у њиховим условним додељивањима сигнала.
- Логичка синтеза ће аутоматски доделити кодове стања на основу технологије која се користи (нпр. binary, gray code, one-hot).
- У оквиру VHDL модела коначног аутомата, користе се 3 процеса за описивање сваког од функционалних блокова, меморије стања, логике следећег стања и излазне логике.
- Да би се испитало како да моделујемо аутомат користићемо пример push дугмета (пример контролера прозора из претходне лекције).


Моделовање коначних аутомата у VHDL-у (пример)

Example: Push-Button Window Controller in VHDL - Design Description

The window controller will send the appropriate control signals to a motor to open or close it whenever a button is pressed. The system must keep track whether the window is open or closed in order to send the correct signal, thus a state machine is needed. The block diagram and state diagram for this system is shown below.



Моделовање коначних аутомата у VHDL-у (пример 2. део)



Моделовање стања

- Први корак је креирање новог кориснички дефинисаног, набројивог типа података који може да има вредности које одговарају описним именима стања.
- Имена стања узимао из дијаграма стања (w_closed и w_open).
- Ово је постигнуто декларисањем новог типа пре почетка наредбе у архитектури са кључном речи "type".
- За овај пример, креираћемо нови тип под називом State_Туре и експлицитно набројиве вредности које може да узме овај тип.
- Затим креирамо два нова сигнала названа current_state и next_state. Ова два сигнала ће се користити у целом VHDL моделу.
- Следећа синтакса показује како декларисати нови тип и сигнале current_state и next_state:

```
type State_Type is (w_closed, w_open);
signal current state, next state : State Type;
```

Процес меморије стања

- Овај процес моделира понашање D-флип-флопова у FSM-у који задржавају вредности стања на Q излазима.
- Сваки пут када постоји растућа ивица clock-а, тренутно стање се ажурира са следећом вредношћу стања присутном на D улазима D-флип-флопова.
- Овај процес такође мора да моделира стање ресетовања.
- За пример push дугмета аутомат ће прећи у стање w_closed када се потврди ресетовање.
- У свим другим случајевима, процес ће једноставно ажурирати current_state са next_state на свакоу узлазну ивицу clock-a.
- Модел процеса је веома сличан моделу D-флип-флопа. Ово је очекивано јер ће се овај процес синтетизовати у један или више D-флип-флопа за задржавање тренутног стања.
- Листа осетљивости садржи само Clock и Reset и додељивање се врши само за сигнал current state.
- Следећи пример показује како се моделује меморија стања овог FSM-а:

```
STATE_MEMORY : process (Clock, Reset)
begin
if (Reset = '0') then
current_state <= w_closed;
elsif (Clock'event and Clock='1') then</pre>
```

o current_state <= next_state; end if; end process;

Процес следећег стања

- Логика следећег стања је комбинациона логика; стога морамо укључити све улазне сигнале који се користе за генерисање следећег стања у листу осетљивости процеса.
- Сигнал current_state ће увек бити укључен у листу осетљивости за процес следећег стања поред свих улаза у систем.
- На пример, систем има још један улаз који се зове Press. Овај процес kreira доделе сигналу next_state.
- Уобичајено је користити саѕе наредбу са доделама за сваки излаз посебно.
- У сваком стању у оквиру саѕе наредбе, користи се if/elѕе наредба за моделовање доделе за различите улазе за Press.
- Следећи пример показује како се моделује логика следећег стања стања за пример FSM-а.

```
NEXT STATE LOGIC: process (current state, Press)
begin
case (current state) is
when w closed => if (Press = '1') then
next state <= w open;
else
next state <= w closed;</pre>
end if;
when w open => if (Press = '1') then
next state <= w closed;</pre>
else
next state <= w open;
end if;
when others => next state <= w closed;
end case;
end process;
```

Процес излазне логике

- Излазна логика је комбинациона логика, стога морамо укључити све улазне сигнале који учествују у генерисању излаза.
- Current_state сигнали ће увек бити укључени у листу осетљивости.
- Aко је аутомат Милијевог типа, тада ће и улази бити укључени у листу осетљивости. Ако је аутомат Муровог типа, онда ће само Current_state сигнали бити укључени у листу осетљивости.
- Пример Press дугмета је аутомат Милијевог типа, тако да улаз Press треба да буде укључен у листу осетљивости.
- Овај процес има доделе само за излазе аутомата (Open_CW и Close_CCW).
- Следећи пример показује како се моделује излазна логика за пример FSM-а.

```
OUTPUT LOGIC: process (current state, Press)
begin
case (current state) is
when w closed => if (Press = '1') then
Open CW <= '1'; Close CCW <= '0';
else
Open CW <= '0'; Close CCW <= '0';
end if;
when w open => if (Press = '1') then
Open CW <= '0'; Close CCW <= '1';
else
Open CW <= '0'; Close CCW <= '0';
end if;
         when others => Open CW <= '0'; Close CCW <=
101;
end case;
end process;
```

Процес излазне логике

- Излазна логика је комбинациона логика, стога морамо укључити све улазне сигнале који учествују у генерисању излаза.
- Current_state сигнали ће увек бити укључени у листу осетљивости.
- Aко је аутомат Милијевог типа, тада ће и улази бити укључени у листу осетљивости. Ако је аутомат Муровог типа, онда ће само Current_state сигнали бити укључени у листу осетљивости.
- Пример Press дугмета је аутомат Милијевог типа, тако да улаз Press треба да буде укључен у листу осетљивости.
- Овај процес има доделе само за излазе аутомата (Open_CW и Close_CCW).
- Следећи пример показује како се моделује излазна логика за пример FSM-а.

```
OUTPUT LOGIC: process (current state, Press)
begin
case (current state) is
when w closed => if (Press = '1') then
Open CW <= '1'; Close CCW <= '0';
else
Open CW <= '0'; Close CCW <= '0';
end if;
when w open => if (Press = '1') then
Open CW <= '0'; Close CCW <= '1';
else
Open CW <= '0'; Close CCW <= '0';
end if;
         when others => Open CW <= '0'; Close CCW <=
101;
end case;
end process;
```

Моделовање коначних аутомата у VHDL-у (пример 3. део)

end process;

```
Example: Push-Button Window Controller in VHDL - Architecture
  architecture PBWC arch of PBWC is
                                                             Declaration of user
   type State Type is (w closed, w open);
                                                             defined type for the
   signal current state, next state : State Type;
                                                             signals current state
                                                             and next state.
  begin
                                                                                                                                              The th
                                                                             OUTPUT LOGIC : process (current state, Press) -
    STATE MEMORY : process (Clock, Reset)
                                                                                                                                              used to
                                                                               begin
                                                            The first process is
      begin
                                                                                  case (current state) is
                                                                                                                                              output
        if (Reset = '0') then
                                                            used to model the
                                                                                    when w closed => if (Press = '1') then
          current state <= w closed;
                                                            state memory.
        elsif (Clock'event and Clock='1') then
                                                                                                            Open CW <= '1'; Close CCW <= '0';
          current state <= next state;
        end if:
                                                                                                            Open CW <= '0'; Close CCW <= '0';
    end process;
                                                                                                        end if;
                                                                                                    => if (Press = '1') then
                                                                                    when w open
    NEXT STATE LOGIC : process (current state, Press)
                                                             The second
                                                                                                            Open CW <= '0'; Close CCW <= '1';
      begin
        case (current state) is
                                                             process is used
                                                                                                        else
          when w closed => if (Press = '1') then
                                                                                                            Open CW <= '0'; Close CCW <= '0';
                                                             to model the next
                              next state <= w open;
                                                             state logic.
                                                                                                        end if:
                                                                                                     => Open CW <= '0'; Close CCW <= '0';
                                                                                    when others
                              next state <= w closed;</pre>
                                                                                  end case;
                           end if:
                                                                             end process;
                        => if (Press = '1') then
          when w open
                              next state <= w closed;
                                                                           end architecture;
                              next state <= w open;
                           end if;
          when others
                        => next state <= w closed;
        end case;
```


Експлицитно дефинисање кодирање стања са Subtypes

```
subtype State_Type is std_logic;
constant w_open : State_Type := '0';
constant w_closed : State_Type := '1';
signal current_state, next_state : State_Type;
```

Серијски бит детектор секвенце у VHDL-у

Example: Serial Bit Sequence Detector in VHDL - Design Description and Entity Definition

This circuit will monitor an incoming serial bit stream. The information in the bit stream represents data in groups of 3-bits. The code "111" represents that an error has occurred in the transmitter. The FSM will monitor the incoming bit stream and assert a signal called "ERR" if the sequence "111" is detected. At all other times ERR=0.




Example: Serial Bit Sequence Detector in VHDL - Architecture

```
architecture Seq Det arch of Seq Det is
type State Type is (Start, D0 is 1, D1 is 1, D0 not 1, D1 not 1);
signal current state, next state : State Type;
 begin
                                                                  Declaration of user
  STATE MEMORY : process (Clock, Reset)
                                                                  defined type for the
    begin
                                                                  signals current state
      if (Reset = '0') then
                                                                  and next state.
        current state <= Start;
      elsif (Clock'event and Clock='1') then
        current state <= next state;
      end if;
  end process;
  NEXT STATE LOGIC : process (current state, Din)
    begin
      case (current state) is
        when Start => if (Din = '1') then
                             next state <= D0 is 1;
                             next state <= D0 not 1;
                           end if;
        when D0 is 1 => if (Din = '1') then
                             next state <= D1 is 1;
                              next state <= D1 not 1;
                           end if:
         when D1 is 1 => next state <= Start;
                                                             Note that in this example
        when DO not 1 => next state <= D1 not 1;
        when D1 not 1 => next state <= Start;
                                                             there are states decisions
                                                             that don't require if/then
        when others => next state <= Start;
                                                             statements.
      end case:
  end process;
  OUTPUT LOGIC : process (current state, Din)
    begin
      case (current state) is
        when D1 is \overline{1} \Rightarrow if (Din = '1') then
                              ERR <= '1':
                                                             This is a Meally machine so
                                                             both the current state and
                               ERR <= '0':
                                                             the system inputs are
                           end if:
                                                             present in the sensitivity list
        when others => ERR <= '0':
      end case;
  end process;
end architecture;
```

2-битни бинарни кружни бројач навише/наниже у VHDL-у

Example: 2-Bit Binary Up/Down Counter in VHDL - Design Description and Entity Definition

This system will output a synchronous, 2bit, binary counter. When the system input Up=1, the system will count up. When Up=0, the sytem will count down. The output of the counter is called CNT.



Entity Definition

Counter_2bit_UpDown.vhd

Up CNT 2

Reset


Example: 2-Bit Binary Up/Down Counter in VHDL – Architecture (Three Process Model)

```
library IEEE;
use IEEE.std logic 1164.all;
entity Counter 2bit UpDown is
port (Clock, Reset : in std logic;
                    : in std logic;
                    : out std logic vector(1 downto 0));
end entity:
architecture Counter_2bit_UpDown_arch of Counter_2bit_UpDown is
 type State Type is (CO, C1, C2, C3);
 signal current state, next state : State Type;
 begin
 STATE MEMORY : process (Clock, Reset)
   begin
      if (Reset = '0') then
        current state <= C0;
      elsif (Clock'event and Clock='1') then
        current state <= next state;
      end if:
 end process:
  NEXT STATE LOGIC : process (current state, Up)
   begin
      case (current state) is
                    => if (Up = '1') then
                         next state <= C1;
                         next state <= C3;
                        end if:
                    => if (Up = '1') then
        when Cl
                          next state <= C2;
                          next state <= C0;
                        end if;
                    => if (Up = '1') then
        when C2
                          next state <= C3;
                          next state <= C1;
                        end if;
        when C3
                    => if (Up = '1') then
                          next state <= C0;
                         next state <= C2;
                       end if;
        when others => next state <= C0;
 end process;
 OUTPUT LOGIC : process (current state)
   begin
      case (current state) is
        when CO
                    => CNT <= "00";
        when Cl
        when C2
                    => CNT <= "10";
                                                    A counter is a Moore machine
        when C3
                    => CNT <= "11"
                                                    so the output only depends on
        when others => CNT <= "00";
                                                    the current state.
 end process;
end architecture;
```

Бројач у VHDL-у - тип UNSIGNED

Example: 4-Bit Binary Up Counter in VHDL Using the Type UNSIGNED

```
library IEEE;
                                           The numeric std package is needed to
use IEEE.std logic 1164.all;
                                           include the "+" operator. This operator only
use IEEE.numeric std.all;
                                           works on types signed/unsigned, so we will
entity Counter 4bit Up is
                                           define the output CNT as type unsigned.
 port (Clock, Reset : in std logic;
                       : out unsigned(3 downto 0)); 4
        CNT
end entity;
architecture Counter 4bit Up arch of Counter 4bit Up is
 signal CNT tmp : unsigned(3 downto 0);
 begin
                                                     An internal signal is needed to
                                                     support assignments in the form
  COUNTER: process (Clock, Reset)
                                                     C <= C+1; because a port cannot
    begin
      if (Reset = '0') then
                                                     be used as an argument in a
         CNT tmp <= "0000";
                                                     signal assignment.
      elsif (Clock'event and Clock='1') then
         CNT tmp <= CNT tmp + 1;
      end if:
  end process;
  CNT <= CNT tmp;
                                 A concurrent signal assignment is used to continually
                                 assign CNT_tmp to CNT.
end architecture;
```




The counter increments on each rising edge of clock. When the counter reaches "1111", it rolls over to "0000" and continues.

Бројач у VHDL-у тип INTEGER

Example: 4-Bit Binary Up Counter in VHDL Using the Type INTEGER

```
library IEEE;
use IEEE.std logic 1164.all;
                                               The numeric std package contains the "+"
use IEEE.numeric std.all;
                                               operator for type integer and a conversion
                                               from type integer to type unsigned.
entity Counter 4bit Up is
 port (Clock, Reset : in std logic;
                                                            In this example, the output
                       : out unsigned(3 downto 0)); - port is defined to be of type
        CNT
end entity;
                                                            unsigned.
architecture Counter 4bit Up arch of Counter 4bit Up is
                                                    An internal signal of type integer
 signal CNT int : integer;
                                                     is declared to model the counter
 begin
                                                     functionality.
  COUNTER: process (Clock, Reset)
    begin
      if (Reset = '0') then
         CNT int <= 0;
      elsif (Clock'event and Clock='1') then
                                                     A nested if/then statement checks
         if (CNT int = 15) then
                                                     to see if the integer counter has
           CNT int <= 0;
         else
                                                     reached its maximum value.
           CNT int <= CNT int + 1;
         end if;
                                               A concurrent assignment between the
      end if:
                                               internal counter and the output port is
  end process;
                                               made that contains the conversion
                                               between type integer and unsigned. The 4
  CNT <= to unsigned(CNT int, 4);
                                               in this function represents the number of
end architecture:
                                               unsigned bits to convert the integer into.
```




The std_logic_vector is treated as unsigned and will roll over once it gets to "1111".

Бројач у VHDL-у тип STD_LOGIC_VECTOR

Example: 4-Bit Binary Up Counter in VHDL Using the Type STD_LOGIC_VECTOR (1)

library IEEE;


```
use IEEE.std logic 1164.all;
                                          Including this package will
use IEEE.numeric std.all;
                                          treat all std logic vector
use IEEE.numeric std unsigned.all; ←
                                          types as unsigned numbers.
entity Counter 4bit Up is
port (Clock, Reset : in std logic;
                                                                   The output port is
                       : out std logic vector (3 downto 0)); ← defined to be of type
end entity;
                                                                   std logic vector.
architecture Counter 4bit Up arch of Counter 4bit Up is
                                                          The internal signal to
signal CNT std : std logic vector(3 downto 0); -
                                                           model the counter
                                                          behavior is declared as
begin
                                                          type std logic vector.
  COUNTER: process (Clock, Reset)
    begin
      if (Reset = '0') then
         CNT std <= "0000";
      elsif (Clock'event and Clock='1') then
                                                    No boundary checking is needed
         CNT std <= CNT std + 1;
                                                    since the 4-bit std logic vector will
      end if:
  end process;
                                                    simply roll over.
  CNT <= CNT std;
                                                No type conversion is needed since the
                                                internal signal and output port are of type
end architecture;
                                                std logic vector.
```



The std_logic_vector is treated as unsigned and will roll over once it gets to "1111".

Регистри у VHDL-у


Example: RTL Model of an 8-Bit Register in VHDL



```
library IEEE;
use IEEE.std logic 1164.all;
entity reg is
           (Clock
                                 std logic;
   port
                          : in
            Reset
                          : in
                                 std logic;
                                 std logic vector (7 downto 0);
            Reg In
                          : in
            EN
                          : in
                                 std logic;
                          : out std logic vector (7 downto 0));
            Reg Out
end entity;
architecture reg arch of reg is
begin
  Reg Proc : process (Clock, Reset)
   begin
      if (Reset = '0') then
         Reg Out <= x"00";
      elsif (Clock'event and Clock='1') then
          if (EN = '1') then
            Reg Out <= Reg In;
          end if;
      end if;
   end process;
end architecture;
```

Shift регистри y VHDL-y

Example: RTL Model of a 4-Stage, 8-Bit Shift Register in VHDL



```
library IEEE;
use IEEE.std logic 1164.all;
entity Shift Register is
port (Clock, Reset : in std logic;
                    : in std logic vector (7 downto 0);
       Dout0, Dout1 : out std logic vector (7 downto 0);
       Dout2, Dout3 : out std logic vector (7 downto 0));
end entity;
architecture Shift Register arch of Shift Register is
signal D0, D1, D2, D3 : std logic vector(7 downto 0);
begin
  SHIFT: process (Clock, Reset)
   begin
     if (Reset = '0') then
        D0 <= x"00"; D1 <= x"00"; D2 <= x"00"; D3 <= x"00";
      elsif (Clock'event and Clock='1') then
        D0 <= Din; D1 <= D0; D2 <= D1; D3 <= D2;
      end if;
  end process;
 Dout3 <= D3; Dout2 <= D2; Dout1 <= D1; Dout0 <= D0;
end architecture;
```