
6. Меморије

Задатак 10.4.1

Написати VHDL модел понашања за 16×8 асинхрону ROM меморијски систем приказан на слици 10.22. Систем треба да садржи информације дате у меморијској мапи. Креирати тест бенч за симулацију модела читањем са сваке од 16 јединствених адреса и посматрањем излаза Data_Out да би се проверило да ли меморијски систем садржи информације у меморијској мапи.



Слика. 10.22 16×8 асинхрони ROM блок дијаграм


Решење залатка 10.4.1

```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric std.all;
use ieee.numeric std unsigned.all;
entity rom_16x8 async is
      port (address : in std logic vector(3 downto 0);
             data out : out std logic vector(7 downto 0));
end entity;
architecture rom 16x8 async arch of rom 16x8 async is
      type ROM type is array (0 to 15) of std logic vector(7 downto 0);
      constant ROM : ROM type := (0 => x''00'',
                                        => x"11",
                                     1
                                     2
                                       => x"22",
                                     3
                                       => x"33",
                                     4
                                        => x"44",
                                        => x''55'',
                                     5
                                        => x"66",
                                     7
                                        => x''77''
                                     8
                                        => x"88",
                                       => x''99'',
                                     10 \Rightarrow x''AA''
                                     11 => x''BB'',
                                     12 \Rightarrow x''CC''
                                     13 => x''DD'',
                                     14 => x"EE",
                                     15 => x''FF'');
      begin
             data out <= ROM(to integer(unsigned(address)));</pre>
end architecture;
entity rom_16x8_async_TB is
end entity;
```

```
architecture rom 16x8 async TB arch of rom 16x8 async TB is
      component rom 16x8 async
      port (address : in std_logic_vector(3 downto 0);
            data out : out std logic vector(7 downto 0));
      end component;
            signal address_TB : std_logic_vector(3 downto 0);
            signal data out TB: std logic vector(7 downto 0);
      begin
      DUT1: rom 16x8 async port map (address => address TB,
                                     data out => data out TB);
      STIMULUS : process
      signal i : integer;
      begin
            for i in 0 to 15 loop
                  address TB = std logic vector(to unsigned(i,4));
                  report "adress= " & address TB'image &
                         " data out= " & data out_TB'image;
            end loop;
      end process;
end architecture;
```

Задатак 10.4.2

Написати VHDL модел понашања за 16×8 синхрону ROM меморијски систем приказан на слици 10.23. Систем треба да садржи информације дате у меморијској мапи. Креирати тест бенч за симулацију модела читањем са сваке од 16 јединствених адреса и посматрањем излаза Data_Out да би се проверило да ли меморијски систем садржи информације у меморијској мапи.




Слика. 10.22 16×8 синхрони ROM блок дијаграм

Решење задатка 10.4.2

```
4 \Rightarrow x''BB'',
                                     5 \Rightarrow x''AA''
                                     6 = x''99''
                                     7
                                        => x"88",
                                     8 => x"77",
                                     9 => x"66",
                                     10 \Rightarrow x''55''
                                     11 = x''44''
                                     12 \Rightarrow x''33'',
                                     13 => x''22''
                                     14 => x"11",
                                     15 => x''00'');
      begin
             MEMORY: process (clock)
                   begin
                          if (clock'event and clock='1') then
                                 data out <= ROM(to integer(unsigned(address)));</pre>
                          end if;
             end process;
end architecture;
entity rom 16x8 sync TB is
end entity;
architecture rom 16x8 sync TB arch of rom 16x8 sync TB is
      component rom 16x8 sync
      port (clock : std logic;
             address : in std logic vector(3 downto 0);
             data out : out std logic vector(7 downto 0));
      end component;
             signal clock TB
                                 : std logic;
             signal address TB : std logic vector(3 downto 0);
             signal data out TB : std logic vector(7 downto 0);
      begin
      DUT1: rom 16x8 sync port map (clock => clock TB,
                                        address => address TB,
                                        data out => data out TB);
      CLOCK PROCESS : process
      begin
             clock TB <= '0'; wait for 5 ns;</pre>
             clock TB <= '1'; wait for 5 ns;</pre>
      end process;
      STIMULUS : process
      signal i : integer;
      begin
             for i in 0 to 15 loop
                    wait until rising_edge(clock_TB);
                    address_TB = std_logic_vector(to_unsigned(i,4));
                    wait until rising_edge(clock_TB);
report "adress= " & address_TB'image &
                           " data out= " & data out TB'image;
             end loop;
      end process;
end architecture;
```

Задатак 10.4.3

Написати VHDL модел понашања за 16×8 асинхрону читај/упиши (R/W) меморијски систем приказан на слици 10.24. Креирати тест бенч за симулацију модела. Тест бенч треба да чита са свих меморијских локација да би проверио да оне нису иницијализоване. Затим, тест бенч треба да упише јединствене информације у сваку локацију (адресу). На крају, тест бенч треба да прочита сваку локацију како би верификовао да је информација која је уписана сачувана и да може да се прочита из меморије.



Слика. 10.24 16×8 асинхрони R/W меморијски блок дијаграм


Решење задатка 10.4.3

```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric std.all;
use ieee.numeric std unsigned.all;
entity rw 16x8 async is
      port (address : in std logic vector(3 downto 0);
            data in : in std logic vector(7 downto 0));
                     : in std logic;
            data out : out std logic vector(7 downto 0));
end entity;
architecture rw 16x8 async arch of rw 16x8 async is
      type RW type is array (0 to 15) of std logic vector(7 downto 0);
      signal RW : RW type;
      begin
            MEMORY: process (address, WE, data in)
                  begin
                        if (WE = '1') then
                              RW(to integer(unsigned(address))) <= data in;</pre>
                        else
                               data out <= RW(to integer(unsigned(address)));</pre>
                        end if;
            end process;
end architecture;
entity rw 16x8 async TB is
end entity;
architecture rw 16x8 async TB arch of rw 16x8 async TB is
      component rw 16x8 async
      port (address : in std_logic_vector(3 downto 0);
            data_in : in std_logic_vector(7 downto 0));
                     : in std logic;
            data out : out std logic vector(7 downto 0));
      end component;
            signal address_TB
                              : std_logic_vector(3 downto 0);
            signal data_in_TB
                               : std_logic_vector(7 downto 0);
            WE TB
                               : std_logic;
            signal data_out_TB : std_logic_vector(7 downto 0);
      begin
      DUT1: rw 16x8 sync port map (address => address TB,
                                    data in => data in TB,
```

```
WE => WE_TB,
                                     data out => data out TB);
      STIMULUS : process
      signal i : integer;
      begin
            WE TB <= 0;
            for i in 0 to 15 loop
                  report "adress= " & address TB'image &
                          " data out= " & data out TB'image;
            end loop;
            wait for 40 ns;
            WE TB <= 1;
            for i in 0 to 15 loop
                   address TB <= std logic vector(to unsigned(i,4));</pre>
                  data in TB <= std logic vector(to unsigned(i,8));</pre>
            end loop;
            wait for 120 ns;
            WE TB <= 0;
            for i in 0 to 15 loop
                   report "adress= " & address TB'image &
                          " data out= " & data out TB'image;
            end loop;
            wait for 200 ns;
      end process;
end architecture;
```

Задатак 10.4.4

Написати VHDL модел понашања за 16×8 синхрону читај/упиши (R/W) меморијски систем приказан на слици 10.25. Креирати тест бенч за симулацију модела. Тест бенч треба да чита са свих меморијских локација да би проверио да оне нису иницијализоване. Затим, тест бенч треба да упише јединствене информације у сваку локацију (адресу). На крају, тест бенч треба да прочита сваку локацију како би верификовао да је информација која је уписана сачувана и да може да се прочита из меморије.



Слика. 10.24 16×8 синхрони R/W меморијски блок дијаграм

Решење задатка 10.4.3

```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric std.all;
use ieee.numeric std unsigned.all;
entity rw 16x8 sync is
                    : in std logic;
      port (clock
            address : in std logic vector(3 downto 0);
            data_in : in std_logic_vector(7 downto 0));
                    : in std logic;
            data_out : out std_logic_vector(7 downto 0));
end entity;
architecture rw 16x8 sync arch of rw 16x8 sync is
      type RW type is array (0 to 15) of std logic vector(7 downto 0);
      signal RW : RW type;
      begin
            MEMORY: process (clock)
```

```
begin
                   if (clock'event and clock='1') then
                         if (WE = '1') then
                               RW(to integer(unsigned(address))) <= data in;</pre>
                               data out <= RW(to integer(unsigned(address)));</pre>
                         end if;
                   end if;
            end process;
end architecture;
entity rw 16x8 sync TB is
end entity;
architecture rw_16x8_sync TB arch of rw 16x8 sync TB is
      component rw 16x8 sync
      port (clcock : in std logic;
            address : in std logic vector(3 downto 0);
            data in : in std logic vector(7 downto 0);
                     : in std logic;
            data out : out std logic vector(7 downto 0));
      end component;
            signal clock TB
                                : std logic;
            signal address TB : std logic vector(3 downto 0);
            signal data in TB : std logic vector(7 downto 0);
                                : std logic;
            signal data out TB : std logic vector(7 downto 0);
      begin
      DUT1: rw 16x8 sync port map (clock => clock TB,
                                     address => address TB,
                                     data in => data in TB,
                                     WE => WE TB
                                     data out => data out TB);
      CLOCK PROCESS : process
      begin
            clock TB <= '0'; wait for 5 ns;</pre>
            clock TB <= '1'; wait for 5 ns;
      end process;
      STIMULUS : process
      signal i : integer;
      begin
            WE TB <= 0;
            for i in 0 to 15 loop
                   wait until rising edge(clock TB);
                   address TB = std logic vector(to unsigned(i,4));
                   wait until rising_edge(clock_TB);
report "adress= " & address_TB'image &
                   " data out= " & data out TB'image;
            end loop;
            wait for 80 ns;
            WE TB <= 1;
            for i in 0 to 15 loop
                   wait until rising_edge(clock_TB);
                   address_TB <= std_logic_vector(to_unsigned(i,4));</pre>
                   wait until rising_edge(clock_TB);
                   data in TB <= std logic vector(to unsigned(i,8));</pre>
            end loop;
            wait for 80 ns;
            WE TB <= 0;
            for i in 0 to 15 loop
                   wait until rising_edge(clock_TB);
                   address_TB = std_logic_vector(to_unsigned(i,4));
                   wait until rising edge(clock TB);
```