5. Опис секвенцијалних мрежа у VHDL-у

Задатак 9.3.5


Написати VHDL модел понашања за 4-битни серијски бит детектор секвенце сличан оном описаном у примеру 9.11. Користити опис ентитета који је дат на слици 9.3. Користити приступ са 3-процеса за опис коначног аутомата. Улаз за детектор секвенце је означен са Din, а излаз са Found. Детектор ће поставити Found на 1, савки пут када се на улазу појави 4-битна секвенца "0101". За све друге улазне секвенце излаз има вредност 0. Стања се моделују са корисничко дефинисаним набројивим типом.

```
Seq_Det_behavioral.vhd

entity Seq_Det_behavioral is
   port (Clock, Reset : in std_logic;
        DIN : in std_logic;
        FOUND : out std_logic);
end entity;
```

Слика. 9.3 Ентитет детектора секвенце

Решење задатка 9.3.5



```
Library IEEE;
use IEEE.std logic 1164.all;
entity Seq Det behavioral is
      port (Clock, Reset : in std logic;
            DIN : in std logic;
                         : out std logic);
end entity;
architecture Seq Det behavioral arch of Seq Det behavioral is
      type State Type is (Start, D0 0, D0 1, D1 0, D1 1, D2 0, D2 1);
      signal current state, next state : State Type;
begin
      STATE MEMORY : process (Clock, Reset)
            begin
                  if (Reset='0') then
                        current state <= Start;</pre>
                  elsif (Clock'event and Clock='1') then
                        current state <= next state;</pre>
                  end if;
      end process;
```

```
NEXT STATE LOGIC : process (current state, DIN)
             begin
                    case (current state) is
                          when Start => if (DIN = '1') then
                                              next state <= D0 1;</pre>
                                          else
                                              next state <= D0 0;</pre>
                                          end if;
                          when D0 0 \Rightarrow
                                         if (DIN = 11') then
                                              next state <= D1 1;</pre>
                                          else
                                              next state <= D1 0;</pre>
                                          end if;
                          when D1 1 =>
                                          if (DIN = '1') then
                                              next state <= D2 1;</pre>
                                          else
                                              next state <= D2 0;
                                          end if;
                          when D0 1 \Rightarrow next state \Leftarrow D1_0;
                          when D1 0 \Rightarrow next state <= D2 1;
                          when D2 0 => next state <= Start;
                          when D2 1 => next state <= Start;
                          others => next state <= Start;
                    end case;
      end process;
      OUTPUT LOGIC: process (current state, DIN)
             begin
                    case (current state) is
                          when D2 0
                                     => if (DIN = '1') then
                                                 FOUND <= '1';
                                           else
                                                 FOUND <= '0';
                                           end if;
                          when others => FOUND <= '0';
                    end case;
      end process;
end architecture;
```

Задатак 9.3.6


Написати VHDL модел понашања за контролер за 20-центни аутомат за слаткише сличан оном описаном у примеру 9.4. Користити опис ентитета који је дат на слици 9.4. Користити приступ са 3-процеса за опис коначног аутомата. Улаз у контролер су кованице од 5 и 10 центи, а слаткиш се издаје сваки пут када корисник унесе 20 центи. Аутомат има два улаза Nin и Din. Nin се поставља на 1 када корисник убаци кованицу од 5 центи, док се улаз Din поставља на 1 када је убачено 10 центи. Аутомат има 2 излаза: Dispense и Change. Dispense се поставља на 1 сваки пут када корисник убаци укупно најмање 20 центи, док се Change поставља на 1 ако је убачено више од 20 центи и потребно је да се врати кусур од 5 центи. Стања се моделују са корисничко дефинисаним набројивим типом.

```
Vending_behavioral.vhd

entity Vending_behavioral is
  port (Clock, Reset : in std_logic;
      Nin, Din : in std_logic;
      Dispense, Change : out std_logic);
end entity;
```

Слика. 9.4 Ентитет за аутомат за слаткише

Решење задатка 9.3.6




```
Library IEEE;
use IEEE.std logic 1164.all;
entity Vending behavioral is
                            : in std_logic;
      port (Clock, Reset
                                : in std_logic;
             Nin, Din
             Dispense, Change: out std logic);
end entity;
architecture Seq_Det_behavioral_arch of Seq_Det_behavioral is
       type State_Type is (sWait, s5c, s10c, s15c);
      signal current state, next state : State Type;
begin
      STATE MEMORY : process (Clock, Reset)
             begin
                    if (Reset='0') then
                          current state <= sWait;</pre>
                    elsif (Clock'event and Clock='1') then
                           current state <= next state;</pre>
                    end if;
      end process;
      NEXT STATE LOGIC : process (current state, Nin, Din)
             begin
                    case (current state) is
                           when sWait \Rightarrow if (Nin = '1' and Din = '0') then
                                               next state <= s5c;</pre>
                                           elsif (\overline{Din} = '1' and \overline{Nin} = '0') then
                                               next state <= s10c;</pre>
                                           else
                                               next state <= sWait;</pre>
                                           end if;
                                       \Rightarrow if (Nin = '1' and Din = '0') then
                           when s5c
                                               next state <= s10c;</pre>
                                           elsif (Din = '1' and Nin = '0') then
                                               next state <= s15c;</pre>
                                           else
                                               next_state <= s5c;</pre>
                                           end if;
                           when s10c \Rightarrow if (Nin = '1' and Din = '0') then
                                               next state <= s15c;</pre>
                                           elsif (\overline{Din} = 1' and \overline{Nin} = 0') then
                                               next state <= sWait;</pre>
                                           else
```

```
next state <= s10c;</pre>
                                           end if;
                           when s15c \Rightarrow if ((Nin = '1' and Din = '0') or (Din = '1' and Nin = '0') then
                                               next state <= sWait;</pre>
                                           else
                                               next state <= s15c;</pre>
                                           end if;
                           others
                                     => next state <= sWait;
                    end case;
      end process;
      OUTPUT LOGIC : process (current state, Nin, Din)
             begin
                    case (current state) is
                           when s\overline{10}c => if (Din = '1' and Nin = '0') then
                                               Dispense = 1; Change = 0;
                                           else
                                               Dispense = 0; Change = 0;
                                           end if;
                           when s15c \Rightarrow if (Din = '1' and Nin = '0') then
                                               Dispense = 1; Change = 0;
                                           elsif (Nin = '1' and Din = '0') then
                                               Dispense = 1; Change = 1;
                                           else
                                               Dispense = 0; Change = 0;
                                           end if;
                           others
                                      => Dispense = 0; Change = 0;
                    end case;
      end process;
end architecture;
```

Задатак 9.4.1

Написати VHDL модел понашања за 16-битни бинарни бројач навише коришћењем једног процеса. Блок дијаграм за дефиницију ентитета је приказан на слици 9.6. У моделу декларисати да Count_Out буде типа unsigned и имплементирати интерну функционалност бројача са сигналом типа unsigned.




Слика. 9.6 Блок дијаграм за 16-битни бинарни бројач навише

Решење задатка 9.4.1

```
Library IEEE;
use IEEE.std logic 1164.all;
use IEEE.numeric std.all;
entity Counter 16bit Up is
      port (Clock, Reset : in std logic;
            CNT
                        : out unsigned(15 downto 0);
end entity;
architecture Counter 16bit Up arch of Counter 16bit Up is
      signal CNT_tmp : unsigned(15 downto 0);
      begin
      COUNTER: process (Clock, Reset)
            begin
                  if (Reset='0') then
                        CNT tmp <= "0000000000000000";
                  elsif (Clock'event and Clock='1') then
```

Задатак 9.4.3

Написати VHDL модел понашања за 16-битни бинарни бројач навише коришћењем једног процеса. Блок дијаграм за дефиницију ентитета је приказан на слици 9.6. У моделу декларисати да Count_Out буде типа std_logic_vector и имплементирати интерну функционалност бројача са сигналом типа integer.




Слика. 9.6 Блок дијаграм за 16-битни бинарни бројач навише

Решење задатка 9.4.3

```
Library IEEE;
use IEEE.std logic_1164.all;
use IEEE.numeric std.all;
use IEEE.numeric std unsigned.all;
entity Counter 16bit Up is
      port (Clock, Reset : in std logic;
                          : out std logic vector(15 downto 0);
end entity;
architecture Counter 16bit Up arch of Counter 16bit Up is
      signal CNT int : integer range 0 to 65535;
      begin
      COUNTER: process (Clock, Reset)
            begin
                   if (Reset='0') then
                         CNT int <= 0;
                   elsif (Clock'event and Clock='1') then
                         if (CNT int = 65535) then
                               \overline{CNT} int <= 0;
                         else
                               CNT int <= CNT int + 1;
                         end if;
                   end if;
      end process;
      CNT <= std logic vector(to unsigned(CNT int,16));</pre>
end architecture;
```

Задатак 9.5.3

Написати VHDL модел за 32-битни синхрони регистар. Блок дијаграм за дефиницију ентитета је приказан на слици 9.10. Регистар има улаз за дозволу синхрониѕације (EN). Регистар треба моделовати коришћењем једног процеса.



Слика. 9.6 Блок дијаграм за 32-битни регистар

Решење залатка 9.5.3


```
Х
                                 X
                                        x"00"
                                                 Reset
                               Х
                                 0
                                     Last Reg_Out
                                                 Disabled (ignore clock)
                            1
                               0
                                 1
                                     Last Reg_Out
                                                 Store
                            1
                               1
                                     Last Reg_Out
                                                 Store
                              F
                                       Reg_In
                                                 Update
Library IEEE;
use IEEE.std logic 1164.all;
entity reg is
      port (Clock, Reset, EN : in std logic;
             Data In : in std logic vector(31 downto 0);
             Data Out : out std logic vector(31 downto 0);
end entity;
architecture reg arch of reg is
      begin
      Reg Proc : process (Clock, Reset)
             begin
                    if (Reset='0') then
                          Data Out <= x"00";
                   elsif (Clock'event and Clock='1') then
                          if (EN = '1') then
                                 Data Out <= Data In;
                          end if;
                   end if;
      end process;
end architecture;
```

R CIK EN

Reg_Out


Задатак 9.5.4

Написати VHDL модел за 8-степени 16-битни померачки регистар. Блок дијаграм за дефиницију ентитета је приказан на слици 9.11. Сваки степен померачког регистра има свој излаз (A, B, C, D, E, F, G и H). Користити std_logic и std_logic_vector за све портове.



Слика. 9.6 Блок дијаграм за 16-битни померачки регистар

Решење задатка 9.5.3



```
Library IEEE;
use IEEE.std logic 1164.all;
entity Shift Register is
                                : in std_logic;
      port (Clock, Reset
                                    : in std_logic_vector(15 downto 0);
            A, B, C, D, E, F, G, H : out std_logic_vector(15 downto 0);
end entity;
architecture Shift_Register_arch of Shift_Register is
      signal DA, DB, DC, DD, DE, DF, DG, DH: std logic vector(15 downto 0);
      begin
      Reg Proc : process (Clock, Reset)
            begin
                  if (Reset='0') then
                         DA \le x''00''; DB \le x''00''; DC \le x''00''; DD \le x''00'';
                         DE \le x''00''; DF \le x''00''; DG \le x''00''; DH \le x''00'';
                   elsif (Clock'event and Clock='1') then
                         DA <= Din; DB <= DA; DC <= DB; DD <= DC;
                         DE <= DD; DF <= DE; DG <= DF; DH <= DG;
                   end if;
      end process;
      A \le DA; B \le DB; C \le DC; D \le DD; E \le DE; F \le DF; G \le DG; H \le DH;
end architecture;
```