
7. Аритметичка логичка кола


Задатак 12.1.5

Написати VHDL модел понашања за 8-битни Ripple-Carry сабирач (RCA) користећи структурни приступ пројектовања. Ово укључује стварање полусабирача (half_adder.vhd), потпуни сабирач (full_adder.vhd), а затим на крају највиши ниво сабирач (rca.vhd) инстанцирањем осам компоненти потпуних сабирача. Модел таласног кашњења реализовати уметањем 1ns кашњења за кола XOR, AND и OR. Коришћењем доделе сигнала са кашњењем. Општа топологија и дефиниција ентитета за дизајн су приказане на слици 12.4. Направити тест бенч за исцрпну проверу овог модела за све улазе. Тест бенч треба да мења вредности улаза на сваких 30 ns да би било довољно времена да сигнали прођу кроз сабирач.



Слика. 12.4 Ентитет 4-битног RCA сабирача


Решење задатка 12.1.5



```
-- full adder.vhd
library ieee;
use ieee.std logic 1164.all;
entity full adder is
      port (A, B, Cin : in std_logic;
            Sum, Cout : out std logic);
end entity;
architecture full adder arch of full adder is
      component half adder
            port (A, B : in std logic;
            Sum, Cout : out std logic);
      end component;
      signal HA1 Sum, HA1 Cout, HA2 Cout : std logic;
begin
      HA1 : half adder port map (A, B, HA1 Sum, HA1 Cout);
      HA2: half_adder port map (HA1 Sum, Cin, Sum, HA2 Cout);
      Cout <= HA1 Cout or HA2 Cout after 1 ns;
end architecture;
-- rca.vhd
library ieee;
use ieee.std logic 1164.all;
entity rca 8bit is
      port (A, B : in std logic vector(7 downto 0);
            Sum : out std logic vector(7 downto 0);
            Cout : out std logic);
end entity;
architecture rca 8bit arch of rca 8bit is
      component full adder
            port (A, B, Cin : in std logic;
                  Sum, Cout : out std logic);
      end component;
      signal C1, C2, C3, C4, C5, C6, C7 : std logic;
begin
      A0 : full adder port map (A(0), B(0), '0', Sum(0), C1);
      A1 : full adder port map (A(1), B(1), C1, Sum(1), C2);
      A2 : full adder port map (A(2), B(2), C2, Sum(2), C3);
      A3 : full adder port map (A(3), B(3), C3, Sum(3), C4);
      A4: full adder port map (A(4), B(4), C4, Sum(4), C5);
      A5 : full adder port map (A(5), B(5), C5, Sum(5), C6);
      A6 : full adder port map (A(6), B(6), C6, Sum(6), C7);
      A7: full adder port map (A(7), B(7), C7, Sum(7), Cout);
end architecture;
-- rca tb.vhd
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric std.all;
entity rca 8bit TB is
end entity;
architecture rca_8bit_TB_arch of rca_8bit_TB is
      component rca_8bit
            port (A, B : in std_logic_vector(7 downto 0);
                  Sum : out std_logic_vector(7 downto 0);
                  Cout : out std_logic);
      end component;
      signal A TB, B TB, Sum TB : std logic vector(7 downto 0);
                                : std logic;
      signal Cout TB
```

Задатак 12.1.8

Написати VHDL модел понашања за 8-битни Carry-Look-Ahead сабирач (cla.vhd). Модел треба да инстанцира 8 модификованих потпуних сабирача (mod_full_adder.vhd). Логику за Carry-Look-Ahead сабирач треба да буде имплементирана коришћењем конкурентне доделе сигнала са логичким операторима. Моделовати сваки ниво кашњења кола са 1 пѕ коришћењем доделе сигнала са кашњењем. Општа топологија и дефиниција ентитета за дизајн су приказане на слици 12.6. Направити тест бенч за исцрпну проверу овог модела за све улазе. Тест бенч треба да мења вредности улаза на сваких 30 пѕ да би било довољно времена да сигнали прођу кроз сабирач.



Слика. 12.6 Ентитет 8-битног CLA сабирача


Решење задатка 12.1.8

```
-- mod full adder.vhd
library ieee;
use ieee.std logic 1164.all;
entity mod full adder is
      port (A, B, Cin : in std logic;
            Sum, p, g : out std logic);
end entity;
architecture mod full adder arch of mod full adder is
begin
      Sum <= (A xor B xor Cin) after 2 ns;
         <= (A or B)
                               after 1 ns;
         <= (A and B)
                               after 1 ns;
      q
end architecture;
-- cla.vhd
library ieee;
use ieee.std logic 1164.all;
```

```
entity cla 8bit is
      port (A, B : in std logic vector(7 downto 0);
            Sum : out std_logic_vector(7 downto 0);
            Cout : out std logic);
end entity;
architecture cla_8bit_arch of cla_8bit is
      component mod_full_adder
            port (A, B, Cin : in std_logic;
                  Sum, p, q : out std logic);
      end component;
      signal CO, C1, C2, C3, C4, C5, C6, C7 : std logic;
                                             : std logic vector(7 downto 0);
      signal p, q
begin
           <= '0';
      C0
      C1
           \leq g(0) or (p(0) and C0) after 2 ns;
           \leq g(1) or (p(1) and C1) after 2 ns;
      C2
           \leq g(2) or (p(2) and C2) after 2 ns;
      C4
           \leq g(3) or (p(3) and C3) after 2 ns;
      C.5
           \leq g(4) or (p(4) and C4) after 2 ns;
      С6
           \leq g(5) or (p(5) and C5) after 2 ns;
      C7
           \leq g(6) or (p(6) and C6) after 2 ns;
      Cout \leq q(7) or (p(7) and C7) after 2 ns;
      A0: mod full adder port map (A(0), B(0), C0, Sum(0), p(0), g(0));
      A1: mod full adder port map (A(1), B(1), C1, Sum(1), p(1), g(1));
      A2: mod full adder port map (A(2), B(2), C2, Sum(2), p(2), g(2));
      A3: mod full adder port map (A(3), B(3), C3, Sum(3), p(3), g(3));
      A4 : mod full adder port map (A(4), B(4), C4, Sum(4), p(4), g(4));
      A5 : mod full adder port map (A(5), B(5), C5, Sum(5), p(5), g(5));
      A6 : mod full adder port map (A(6), B(6), C6, Sum(6), p(6), g(6));
      A7 : mod full adder port map (A(7), B(7), C7, Sum(7), p(7), g(7));
end architecture;
-- cla tb.vhd
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric std.all;
entity cla 8bit TB is
end entity;
architecture cla 8bit TB arch of cla 8bit TB is
      component cla 8bit
            port (A, B: in std logic vector(7 downto 0);
                  Sum : out std logic vector(7 downto 0);
                  Cout : out std logic);
      end component;
      signal A TB, B TB, Sum TB: std logic vector(7 downto 0);
      signal Cout TB
                                 : std logic;
begin
      DUT : cla 8bit port map (A TB, B TB, Sum TB, Cout TB);
      STIM : process
      begin
            for i in 0 to 255 loop
                  for j in 0 to 255 loop
                        A_TB <= std_logic_vector(to_unsigned(i,8));
                        B_TB <= std_logic_vector(to unsigned(j,8));</pre>
                        wait for 30 ns;
                  end loop;
            end loop;
      end process;
end architecture;
```


Задатак 12.2.4

Написати VHDL модел понашања за 8-битни програмабилни сабирач/одузимач. Модел треба да има улаз "ADDn_SUB" који треба да управља да ли се систем понаша као сабирач (0) или као одузимач (1). Модел треба да ради са потпуно комплементираним означеним бројевима. Резултат операција ће бити на порту "Sum_Diff". Модел треба да поставља излаз "Cout" када сабирање креира пренос или када одузимање креира позајмицу. Коло такође треба да постави излаз Vout када има прекорачења код резултата операција у двоструком комплементу. Дефиниција ентитета за дизајн је приказана на слици 12.8. Направити тест бенч за исцрпну проверу овог модела за све улазе.



Слика. 12.6 Ентитет програмабилног сабирача/одузимача

Решење задатка 12.1.8



```
end architecture;
-- full adder.vhd
library ieee;
use ieee.std logic 1164.all;
entity full adder is
     port (A, B, Cin : in std logic;
            Sum, Cout : out std logic);
end entity;
architecture full adder arch of full adder is
      component half adder
            port (A, B : in std logic;
            Sum, Cout : out std logic);
      end component;
      signal HA1 Sum, HA1 Cout, HA2 Cout : std logic;
begin
      HA1: half adder port map (A, B, HA1 Sum, HA1 Cout);
      HA2: half adder port map (HA1 Sum, Cin, Sum, HA2 Cout);
      Cout <= HA1 Cout or HA2 Cout after 1 ns;
end architecture;
-- add sub. vhd
library ieee;
use ieee.std logic 1164.all;
entity add n sub 8bit is
      port (A, B : in std logic vector(7 downto 0);
            ADDn SUB : in std logic;
            Sum Diff : out std logic vector (7 downto 0);
            Cout_Bout : out std logic;
            Vout : out std logic);
end entity;
architecture add n sub 8bit arch of add n sub 8bit is
      component full adder
            port (A, B, Cin : in std_logic;
                  Sum, Cout : out std logic);
      end component;
      signal C1, C2, C3, C4, C5, C6, C7 : std logic;
                                        : std logic vector(7 downto 0);
      signal BC
      signal i
                                        : integer;
begin
      for i in 0 to 7 loop
            BC(i) <= ADDn SUB xor B(i);
      end loop;
      A0 : full_adder port map (A(0), BC(0), ADDn_SUB, Sum_Diff(0), C1);
      A1 : full_adder port map (A(1), BC(1), C1, Sum_Diff(1), C2);
      A2 : full_adder port map (A(2), BC(2), C2, Sum_Diff(2), C3);
      A3 : full_adder port map (A(3), BC(3), C3, Sum_Diff(3), C4);
      A4 : full_adder port map (A(4), BC(4), C4, Sum_Diff(4), C5);
      A5 : full_adder port map (A(5), BC(5), C5, Sum_Diff(5), C6);
      A6 : full_adder port map (A(6), BC(6), C6, Sum_Diff(6), C7);
      A7 : full_adder port map (A(7), BC(7), C7, Sum_Diff(7), Cout Bout);
     Vout = C7 xor Cout Bout;
end architecture;
-- add sub tb.vhd
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric_std.all;
```

```
entity add n sub 8bit TB is
end entity;
architecture add_n_sub_8bit_TB_arch of add_n_sub_8bit_TB is
      component add_n_sub_8bit
             port (A, B : std_logic_vector(7 downto 0);
        ADDn_SUB : std_logic;
        Sum_Diff : std_logic_vector(7 downto 0);
                    Cout Bout : std logic;
                    Vout
                               : std logic);
      end component;
      signal A TB, B TB, Sum Diff TB: std logic vector(7 downto 0);
      signal ADDn SUB TB, Cout Bout TB, Vout TB: std logic;
begin
      DUT : add n sub port map (A TB, B TB, ADDn SUB TB, Sum Diff TB, Cout Bout TB,
Vout TB);
      STIM : process
      begin
             for i in 0 to 255 loop
                    for j in 0 to 255 loop
                           A TB <= std logic vector(to unsigned(i,8));
                           B TB <= std logic vector(to unsigned(j,8));
                           wait for 30 ns;
                    end loop;
             end loop;
      end process;
end architecture;
```