
Descrição de Circuitos Combinatórios em VHDL

Prof. Mário Véstias





Índice

- Descrição de circuitos combinatórios em VHDL
- Descrição estrutural VHDL
- Simulação de circuitos combinatórios



Descrição Estrutural

- A descrição de um circuito combinatório em VHDL pode compreender apenas uma função lógica (circuitos combinatórios simples).
- Um circuito combinatório é geralmente constituído por vários circuitos mais simples interligados entre si.
- A linguagem VHDL permite descrever o circuito como uma interligação de vários componentes – descrição estrutural;
- Descreve-se cada um dos componentes em funções lógicas e depois descreve-se como os blocos estão interligados;



Declaração de Componentes

- Uma determinada entidade pode ser usada como um componente dentro de outra entidade;
- O componente deve ser declarado e depois instanciado uma ou mais vezes;
- Uma determinada entidade pode ser definida como a interligação de vários componentes;
- Uma determinada entidade pode ser definida como a interligação de componentes e atribuições lógicas;



Declarar Componente em VHDL

```
entity circuitoTopo is
  port (...
end circuitoTopo;
architecture nome arquitetura of circuitoTopo is
COMPONENT NOME DO COMPONENTE
port (...
END COMPONENT;
-- declaração de sinais
begin
-- descrição do circuito digital
end nome arquitetura;
```



Instanciar Componente em VHDL


```
architecture nome arquitetura of circuitoTopo is
COMPONENT NOME DO COMPONENTE
port (...
 );
END COMPONENT;
-- declaração de sinais
begin
NOME INSTANCIA: NOME DO COMPONENTE port map (
  PORTO COMPONENTE => SINAL CIRCUITO;
  PORTO COMPONENTE => SINAL CIRCUITO;
end nome arquitetura;
```



Exemplo de Descrição Estrutural em VHDL









Descrição do Circuito ANDL4

```
LIBRARY IEEE;
use IEEE.std logic 1164.all;
entity ANDL4 is
  port(A : in STD LOGIC VECTOR(3 downto 0);
       B : in STD LOGIC VECTOR(3 downto 0);
       O: out STD LOGIC VECTOR(3 downto 0)
end ANDL4;
architecture arg and14 of ANDL4 is
begin
O(0) \le A(0) \text{ and } B(0);
O(1) \le A(1) \text{ and } B(1);
O(2) \le A(2) and B(2);
O(3) \le A(3) \text{ and } B(3);
end arq and14;
```



Descrição do Circuito ORL4

```
LIBRARY IEEE;
use IEEE.std logic 1164.all;
entity ORL4 is
  port(A : in STD LOGIC VECTOR(3 downto 0);
       B: in STD LOGIC VECTOR(3 downto 0);
       O: out STD LOGIC VECTOR(3 downto 0)
  );
end ORL4;
architecture arg orl4 of ORL4 is
begin
O(0) \le A(0) \text{ or } B(0);
O(1) \le A(1) \text{ or } B(1);
O(2) \le A(2) \text{ or } B(2);
O(3) \le A(3) \text{ or } B(3);
end arq orl4;
```



Descrição do Circuito MUX4

```
LIBRARY IEEE;
use IEEE.std logic 1164.all;
entity MUX4 is
  port(A : in STD LOGIC VECTOR(3 downto 0);
        B: in STD LOGIC VECTOR(3 downto 0);
        sel : in std logic;
        O: out STD LOGIC VECTOR(3 downto 0)
  );
end MUX4;
architecture arg mux4 of mux4 is
begin
O(0) \le (\text{not sel and } A(0)) \text{ or (sel and } B(0));
O(1) \leq (\text{not sel and } A(1)) \text{ or (sel and } B(1));
O(2) \le (\text{not sel and } A(2)) \text{ or (sel and } B(2));
O(3) \le (\text{not sel and } A(3)) \text{ or (sel and } B(3));
end arq mux4;
```

Descrição do Circuito Lucirc – Versão


```
entity LUcirc is
  port(X, Y : in STD LOGIC VECTOR(3 downto 0);
          S : in STD LOGIC;
          R : out STD LOGIC VECTOR(3 downto 0)
 );
end LUcirc;
architecture arg LUcirc of LUcirc is
component ANDL4
  port(A : in STD LOGIC VECTOR(3 downto 0);
          B : in STD LOGIC VECTOR(3 downto 0);
          O : out STD LOGIC VECTOR(3 downto 0));
end component;
component ORL4
  port(A : in STD LOGIC VECTOR(3 downto 0);
         B : in STD LOGIC VECTOR(3 downto 0);
          O : out STD LOGIC VECTOR(3 downto 0));
end component;
component MUX4
  port(A : in STD LOGIC VECTOR(3 downto 0);
          B : in STD LOGIC VECTOR(3 downto 0);
          sel : in std logic;
          0 : out STD_LOGIC VECTOR(3 downto 0));
end component;
```

ISEL

Descrição do Circuito LUcirc – Versão 1




```
SIGNAL sa, sx : std logic vector(3 downto 0);
BEGIN
UANDL4: ANDL4 port map (
        A => X
        B = Y
        0 \Rightarrow sa);
UORL4: ORL4 port map (
        A => X
        B => Y
        0 \Rightarrow sx);
UMUX4: MUX4 port map (
        A => sa
        B \Rightarrow sx
        sel => S,
        O \Rightarrow R;
```



Descrição do Circuito LUcirc - Versão

```
SIGNAL sa, sx : std logic vector(3 downto 0);
BEGIN
UANDL4: ANDL4 port map (
          A => X
          B \Rightarrow Y
          0 \Rightarrow sa);
UORL4: ORL4 port map (
          A => X
          B => Y
          0 \Rightarrow sx);
-- funções lógicas do multiplexer
R(0) \le (\text{not } S \text{ and } sa(0)) \text{ or } (S \text{ and } sx(0));
R(1) \le (\text{not S and sa}(1)) \text{ or } (S \text{ and } sx(1));
R(2) \le (\text{not } S \text{ and } sa(2)) \text{ or } (S \text{ and } sx(2));
R(3) \le (\text{not } S \text{ and } sa(3)) \text{ or } (S \text{ and } sx(3));
```



ISEL



Simulação de Circuitos em VHDL




Como Simular um Circuito VHDL

- o Aplicar sinais à entrada e verificar os sinais de saída;
- É necessário descrever um circuito para gerar os sinais digitais de entrada;
- O circuito deve gerar todas as combinações de entrada ou,
 caso sejam muitas, as combinações mais "críticas";



Ficheiro de Simulação - testbench

- O circuito gerador de sinais de simulação é descrito em VHDL;
- Deve instanciar o circuito a testar;
- o Não tem entradas nem saídas.





Descrição do testbench

```
LIBRARY IEEE;
use IEEE.std logic 1164.all;
entity circuito testbench is
end circuito testbench;
architecture nome arquitetura of circuito testbench is
-- Declaração do componente
-- Declaração de sinais
begin
-- instanciar componente
process
begin
--gerar sinais
wait for 10 ns;
--gerar sinais
wait;
end process;
end nome arquitetura;
```



Testbench do Exemplo LUcirc

```
LIBRARY IEEE;
use IEEE.std logic 1164.all;
entity LUcirc tb is
end LUcirc tb;
architecture teste of LUcirc tb is
component LUcirc
  port(X, Y : in STD LOGIC VECTOR(3 downto 0);
         S : in STD LOGIC;
         R : out STD LOGIC VECTOR(3 downto 0)
  );
end component;
signal X, Y : std logic vector(3 downto 0);
signal S : std logic;
signal R : std logic vector(3 downto 0);
begin
U0 : LUcirc port map (X=>X, Y=>Y,
                       S \Rightarrow S, R \Rightarrow R
```

```
process
begin
  X <= "0101"; Y <= "1100"; S <= '0';
  wait for 10 ns;
  X <= "0101"; Y <= "1100"; S <= '1';

wait;
end process;
end teste;</pre>
```

