Lógica e Sistemas Digitais

Circuitos combinatórios

João Pedro Patriarca (<u>jpatri@cc.isel.ipl.pt</u>)
Slides inspirados nos slides do prof. Mário Véstias




Circuito combinatório

- Por definição, um circuito combinatório é caracterizado pelas saídas dependerem, num dado instante, exclusivamente do valor lógico presente nas entradas
- Ao contrário, um circuito sequencial (tema estudado em futuras aulas) é caracterizado pelas saídas dependerem não só do valor lógico presente nas entradas mas também dependerem das condições a que o circuito esteve sujeito em momentos anteriores (noção de estado anterior ou memória)

• A interface de um circuito combinatório com o exterior é constituída por uma ou mais entradas e uma ou mais saídas

 Cada saída é representada por uma função booleana, função de variáveis de entrada





Ativação de entradas/saídas de um circuito combinatório

- A ativação das entradas e saídas de um circuito combinatório podem ter diferentes níveis lógicos, ou seja, quando se diz que uma entrada ou uma saída está ativa não significa necessariamente que apresente o valor lógico 1
- Entradas e saídas ativas a 0 são representadas na interface do bloco do circuito com um círculo
- No exemplo, a entrada In₀ e a saída Out₁ são ativas com o valor lógico 1 (active high) e a entrada In₁ e a saída Out₀ são ativas com o valor lógico 0 (active low)

Circuito

Combinatório

Out_o (

Out₁



Síntese de circuitos combinatórios simples

- Identificar entradas e saídas do circuito
- Determinar a tabela de verdade ou a expressão lógica de cada uma das saídas
- Simplificar as expressões de saída
- Descrever o circuito numa linguagem de descrição de hardware (VHDL)
- Verificar a correção do circuito por simulação
- Implementar e testar o circuito



Circuitos combinatórios típicos

Circuitos combinatórios MSI (Medium Scale Integration)



Multiplexer


- Circuito que multiplexa num canal de dados (Y) múltiplos canais de dados (I_n) baseado numa palavra de controlo (S_x)
- Exemplos de *multiplexers*

N	/lux 2x1	Mux 4x1		
Símbolo Estrutura interna		Símbolo	Estrutura interna	
$\begin{array}{c c} I_0 \\ I_1 \\ S \\ \end{array}$		$ \begin{array}{c c} I_0 \\ I_1 \\ I_2 \\ I_3 \\ S_1 \\ S_0 \end{array} $	I_0 I_1 I_2 I_3 S_1S_0	
Y =	$\bar{S}.I_0 + S.I_1$	$Y = \overline{S_0} \overline{S_1} I_0 + S_0 \overline{S_1} I_1 + \overline{S_0} S_1 I_2 + S_0 S_1 I_3$		

Mux 2x1						
S	l1	10	$Y = \overline{S}.I_0 + S.I_1$			
0	0	0	0			
0	0	1	1			
0	1	0	0			
0	1	1	1			
1	0	0	0			
1	0	1	0			
1	1	0	1			
1	1	1	1			

Multiplexer com controlo de Enable

- Um *multiplexer* pode incluir uma entrada de *Enable* que controla o estado de ativação da saída
- Enquanto *Enable* desativo, a saída permanece desativa independentemente dos valores presentes nas restantes entradas




Mux 4x1 com controlo de *Enable* (active high)

Е	S_1	S ₀	Υ
0	-	-	0
1	0	0	I ₀
1	0	1	l ₁
1	1	0	l ₂
1	1	1	l ₃

Expansão de *multiplexers*

• Exemplo de Mux 8x1 baseado em Mux 4x1 e de Mux 2x1 de palavras a 4 bits baseado em Mux 2x1 de palavras de 1 bit





Implementação de funções booleanas com *multiplexers*

• Os multiplexers também podem ser usados para implementar

funções lógicas

Α	В	$F_1 = \overline{A} + B$	$F_2 = \overline{A} + \overline{B}$
0	0	1	1
0	1	1	1
1	0	0	1
1	1	1	0

F1 com Mux 4x1	F1 com Mux 2x1	F2 com Mux 2x1		
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	$ \begin{array}{c c} 1 & I_0 \\ B & I_1 & Y \end{array} $ F1	$ \begin{array}{cccccccccccccccccccccccccccccccccccc$		



Demultiplexer

- O circuito demultiplexer desempenha a funcionalidade inversa do multiplexer, ou seja, coloca a informação presente no canal de dados (D) num de múltiplos canais de dados (O_n) baseado numa palavra de controlo (S_x)
- Exemplos de demultiplexers
- Tal como o multiplexer, pode ter controlo de Enable

 O mesmo hardware pode ser usado na perspetiva de um circuito descodificador


DeMux 1x2	DeMux 1x4
	O ₀ D O ₁ E O ₃ S ₁ S ₀
$O_0 = \bar{S}. D$ $O_1 = S. D$	$O_0 = \overline{E}.\overline{S_0}.\overline{S_1}.D$ $O_1 = \overline{E}.S_0.\overline{S_1}.D$ $O_2 = \overline{E}.\overline{S_0}.S_1.D$ $O_3 = \overline{E}.S_0.S_1.D$

DeMux 1x4 com controlo de Enable (active low)

Е	S ₁	S ₀	O ₀	0,	02	O ₃
1	-	-	0	0	0	0
0	0	0	D	0	0	0
0	0	1	0	D	0	0
0	1	0	0	0	D	0
0	1	1	0	0	0	D

Descodificador


- O circuito demultiplexer pode ser usado na perspetiva de um descodificador. A entrada de dados passa a desempenhar o papel de controlo de Enable
- Enquanto Enable (E) ativo, apenas uma e uma só saída (0..3) permanece ativa
 - função do código do número presente na entrada (S_n)
- Todas as saídas permanecem desativas enquanto a entrada Enable permanecer desativa



Decoder 2 bits						
Е	S ₁	S ₀	O ₀	O ₁	O ₂	O ₃
0	-	-	0	0	0	0
1	0	0	1	0	0	0
1	0	1	0	1	0	0
1	1	0	0	0	1	0
1	1	1	0	0	0	1

Expansão de descodificadores

• Exemplo de um descodificador de números a 3 bits







Codificador sem prioridade

• Circuito inverso do descodificador, ou seja, apresenta na saída (S_n) o código do número correspondente à entrada ativa (0..3)

 Apenas uma entrada ativa de cada vez

 Necessário saída indicadora de alguma entrada ativa ou nenhuma entrada ativa (GS – Group Select)






Exercício



Análise de circuito combinatório

• Determine as expressões lógicas de H e I





Resolução do exercício

- Impraticável usar tabela de verdade ou mapa de Karnaugh, dado o número de variáveis de entrada (7 variáveis \Rightarrow $2^7 = 128$ combinações)
- Impraticável escrever as expressões genéricas do MUX e DEC e substituir pelas variáveis de entrada do circuito
- Deve analisar-se o circuito das saídas para as entradas e identificar situações que condicionam a ativação das saídas
- Análise:
 - Ambas as saídas dependem do descodificador ter a entrada de *Enable* ativa, logo G tem de ser 0 que se traduz na expressão H e I por G.xxx
 - No caso de H, S1_{DEC} tem de ser 0; no caso de I, S1_{DEC} tem de ser 1, logo

$$H = \bar{G}.\bar{F}.xxx$$
 $I = \bar{G}.F.xxx$

- No caso de H, SO_{DEC} tem de ser 1; no caso de I, SO_{DEC} tem de ser 0. Como SO_{DEC} depende da saída do MUX, analisa-se o MUX
- As entradas 2 e 3 do Mux nunca serão selecionadas estando S1_{MUX} ligado a 0, logo C e D são irrelevantes para H e I
- Para Y ser 1, ou E=0 e A=1 ou E=1 e B=1, logo $H = \bar{G}.\bar{F}.(\bar{E}.A + E.B)$
- Para Y ser 0, ou E=0 e A=0 ou E=1 e B=0, logo $I = \bar{G}.F.(\bar{E}.\bar{A} + E.\bar{B})$
- Em alternativa, no contexto da saída I, pode considerar-se a expressão de Y para ser 1 e negá-la, ou seja,

$$I = \overline{G}.F.\overline{\overline{E}.A + E.B} = \overline{G}.F.(E + \overline{A}).(\overline{E} + \overline{B})$$

