ARQUITETURA DE COMPUTADORES LEETC | LEIC | LEIRT





DEPARTAMENTO DE ENGENHARIA ELETRÓNICA E TELECOMUNICAÇÕES E DE COMPUTADORES



1 Introdução

Este trabalho tem como principal objetivo o estudo dos mecanismos de endereçamento usados pelos processadores modernos no acesso aos dispositivos de memória e aos periféricos.

Tomando como exemplo um sistema baseado no processador P16, aborda-se a utilização de módulos de memória e de portos paralelos de entrada e de saída, a exploração dos respetivos sinais de controlo e a geração dos sinais de seleção de endereços atribuídos aos dispositivos envolvidos, com destaque para a sua representação em mapas de endereçamento.

2 Especificação do Exercício

O trabalho a realizar incide sobre um sistema baseado no processador P16 com o mapa de endereçamento apresentado na Figura 1, em que o dispositivo OUTPORT é um porto paralelo de saída a 16 bits, com acesso word-wise e byte-wise, e o dispositivo INPORT é um porto paralelo de entrada a 8 bits, acessível no endereço 0xDFFF.




Figura 1: Mapa de endereçamento do sistema objeto de estudo.



3 Trabalho a Realizar

Análise do mapa de endereçamento

- 1. Indique, justificando, se a capacidade de memória instalada no sistema é plenamente acessível.
- 2. Comente a seguinte afirmação: "A zona compreendida entre os endereços D000 e DFFF é interdita."

Definição do logigrama do sistema

- 3. Comente a seguinte afirmação: "Para implementar o módulo de memória associado às regiões identificadas no mapa de endereçamento por #2 é preferível utilizar circuitos de memória RAM de 4 K × 8 ao invés de circuitos de 2 K × 8 ou 8 K × 16."
- 4. Sabendo que dispõem de circuitos RAM de 4 K × 8, ROM de 16 K × 16, registos do tipo latch-D, com 8 bits e 16 bits, e tri-state buffers, com 8 bits e 16 bits,
 - a) Desenhe o logigrama do sistema na parte respeitante às zonas de endereçamento identificadas com #1, explicitando todos os sinais envolvidos.
 - b) Desenhe o logigrama do sistema na parte respeitante às zonas de endereçamento identificadas com #2, explicitando todos os sinais envolvidos.
 - c) Desenhe o logigrama do sistema na parte respeitante às zonas de endereçamento identificadas com #3, explicitando todos os sinais envolvidos.
 - d) Desenhe o logigrama do sistema na parte respeitante às zonas de endereçamento identificadas com #4, explicitando todos os sinais envolvidos.

Caracterização da atividade dos barramentos

5. Numa tabela com o formato indicado na Tabela 1, apresente a atividade dos sinais em referência dos barramentos do processador, quando observados passo-a-passo, para a execução do troço de código apresentado na Listagem 1 sobre o sistema objeto de estudo.

Utilize os símbolos z e conf para identificar a ocorrência de alta impedância e conflito, respetivamente, e considere os seguintes valores iniciais para os registos do processador: R1=0x0012, R2=0x3FFC, R3=0x2431, R6=0xBFFE, SP=0x4000 e PC=0x0000.

Instrução	Controlo			Endereço	Dados
	nRD	nWRH	nWRL	A15 A0	D15 D0
push r1					

Tabela 1: Tabela exemplo para o registo da atividade nos barramentos.



```
.text
      push r1
            r1, [r2, #2]
      ldr
            r0, r2, #1
      add
            r3, [r2, #5]
      strb
            r4, value
      ldr
      ldrb
            r5, [r6, #0]
value:
      .word value1
      .data
value1:
      .word value2
value2:
      .word 0x1342
```

Listagem 1: Código objeto de estudo.

Teste do sistema

6. Implemente, em linguagem assembly do P16, um programa que, continuamente, lê o estado do dispositivo INPORT e utiliza os bits 3 a 5 obtidos para definir a posição da variável array que contém o valor a afixar nos 8 bits de maior peso do dispositivo OUTPORT, devendo os valores dos 8 bits de menor peso manter-se inalterados. Defina todos os símbolos, variáveis e secções que entender necessário e considere a seguinte definição para a variável array: uint8_t array[] = {1, 2, 4, 8, 16, 32, 64, 128}.

Evolução da arquitetura

Pretende-se reformular o sistema apresentado cumprindo os seguintes critérios:

- Utilizar todos os módulos de memória já existentes;
- Impedir a existência de zonas interditas;
- Impedir a existência de fold-back para os módulos de memória;
- Garantir que a capaciade de cada módulo de memória é plenamente utilizada;
- Assegurar a execução do programa imediatamente após a ligação da energia elétrica;
- Implementar as alterações estritamente necessárias.
- 7. Apresente o mapa de endereçamento do novo conjunto, nele inscrevendo as funcionalidades, as dimensões e os endereços de início e de fim do espaço atribuído a cada dispositivo/conjunto de dispositivos e, se for o caso, indicando também a localização de zonas de fold-back ou interditas (também designadas por "conflito") e a ocorrência de subaproveitamento em dispositivos.



4 Avaliação

O trabalho deve ser realizado em grupo e conta para o processo de avaliação da unidade curricular Arquitetura de Computadores (AC).

A entrega do trabalho consiste na submissão das respostas a todas as perguntas formuladas no enunciado do trabalho através da atividade "Entrega do 3.º Trabalho de Avaliação" disponível na página de meta disciplina da unidade curricular na plataforma Moodle do ISEL. Recomenda-se que apenas um dos elementos de cada grupo de alunos/as faça a submissão do trabalho.

A data limite para a entrega dos trabalhos é 8 de maio de 2024.

Após a entrega do trabalho, poderá ser combinado com algum(ns) grupo(s) uma data e hora para a realização de uma discussão para apresentação e defesa do trabalho realizado, situações que serão devidamente justificadas.

Bibliografia

- [1] Dias, Tiago: Conjunto de Instruções do P16 Guia de Codificação das Instruções. ISEL IPL, Lisboa, Portugal, v1.2 edição, fevereiro 2024. https://iselpt.sharepoint.com/: b:/s/acp/EXgcAc6w_j5Egy8ZG80gcVIBJJjkueh00EfyiZ1V5AwrRw?e=vm3sZ2 (Acedido em 19-04-2024).
- [2] Dias, Tiago: Manual de consulta rápida das instruções do P16. ISEL, Lisboa, Portugal, fevereiro 2024. https://iselpt.sharepoint.com/:b:/s/acp/Edo1IbHZSgVInDx3ZisEmnMBiJC-fMB4KuMAtglRtS--ww?e=g4c9RT (Acedido em 19-04-2024).