


2. PDK 不提供电感，在 schematic 里，用理想电感和电阻串联的形式模拟 Q 值为 10 的电感，进行电路仿真；在 layout 里，用顶层金属画出该电感的示意图。

一、使用 cadence, 设计一个电路结构如图 1 所示, 且震荡中心频率为 5GHz 的差分 LC 型压控振荡器。图 1 中所有器件只能使用 SMIC 0.18um CMOS 工艺库中的器件实现。



a) 给出外部激励电路 (test bench) 及仿真器的设置 (截图), 并仿真 b, c, d; (5 分)

b) VCO 工作于 5GHz 时, 频偏 $\Delta\omega=1$ MHz 处的相位噪声 $L(\Delta\omega)$ (截图并标明数值); (5 分)

c) VCO 单个调谐曲线的调谐范围 $\omega_L \sim \omega_H$ (截图并标明数值); (5 分)

d) VCO 工作于 5GHz 时的功耗 P_{DC} (截图并标明数值); (5 分)

e) 根据以下公式计算并优化 VCO 的优值 FOM (需给出代入过程及计算结果): (25 分)

$$\text{FOM} = -L(\Delta\omega) + 20 \cdot \lg\left(\frac{\omega_0}{\Delta\omega}\right) - 10 \cdot \lg\left(\frac{P_{DC}}{\text{mW}}\right) + 20 \cdot \lg\left(\frac{\text{FTR}}{10\%}\right),$$

其中, $\text{FTR} = \frac{\omega_H - \omega_L}{\omega_0}$;

f) 在 cadence 中画出所设计的 VCO 的版图示意图，只需将器件摆放到版图
中并标明各输入输出端口位置即可，无需检查 DRC 和 LVS（截图并标明端口）。
(5 分)

二、使用 cadence，使用 SMIC 0.18um CMOS 工艺库中的元器件设计一个工作于 2.4 GHz，带宽不小于 50 MHz 的 LNA，结构自选。

a) 给出所设计的 LNA 的电路图(截图, 电路图中只能包含工艺库中的器件); (5 分)

b) 给出外部激励电路 (test bench) 及仿真器设置 (截图), 并仿真 c, d, e, f。 (4 分)

c) LNA 工作于 2.4 GHz 时的增益 $Gain$ (截图并标明数值); (4 分)

d) LNA 工作于 2.4 GHz 时的噪声系数 NF (截图并标明数值); (4 分)

e) LNA 工作于 2.4 GHz 时的三阶交调点 IIP_3 (截图并标明数值); (4 分)

f) LNA 工作于 2.4 GHz 时的静态功耗 P_{DC} (截图并标明数值); (4 分)

g) 根据以下公式计算并尽量优化 LNA 的优值 FOM (需给出代入过程及计算结果): (25 分)

$$FOM = 10 \cdot \lg \left(100 \cdot \frac{Gain[dB]}{(NF[abs] - 1) P_{DC}[mW]} \cdot \frac{IIP_3[mW]}{P_{DC}[mW]} \right) + 10 \cdot \lg \left(\frac{f_0}{GHz} \right)。$$