

512bit 位宽无符号模加运算单元实现

一、试题说明

解复位后，使用底层 64bit 位宽基数的组合逻辑无符号加法器来搭建 512bit 大位宽无符号模加器，底层加法器位宽可根据需要在 64bit 基数基础上适当增加，设计中使用到的加法器和减法器直接使用“+”和“-”，数据存储使用寄存器，不要使用 RAM。除 a, b, N, R, r, rr, 其它信号不允许大于 66bit。底层只能使用 64 位左右加、减法器各一个，不允许使用 128bit 及以上位宽加减法器。

二、算法说明

无符号数模加参考算法原理如下：（可自行设计模加算法）。

$R = (a+b) \bmod N$ ，即两个 a、b 操作数的和对 N 求余数。

其中 $a \in [0, N)$, $b \in [0, N)$, $R \in [0, N)$

input: a[511:0], b[511:0], N[511:0]

output: R[511:0]

```
    for(i=0, i<8, i++) begin
        {carry, r[i*64+63:i*64]} = a[i*64+63:i*64] + b[i*64+63:i*64] +
carry;
        {borrow, rr[i*64+63:i*64]} = r[i*64+63:i*64] - N[i*64+63:i*64] -
borrow;
    end
    if (borrow==1) R=r  else R=rr
```

三、输入信号


clk, reset, op_a[511:0], op_b[511:0], op_n[511:0], op_a_vld,
op_b_vld, op_n_vld (op_a_vld、op_b_vld 和 op_n_vld 同一拍有效，都是单脉冲信号)

四、输出信号

result[511:0], result_vld (模加运算结束单周期脉冲信号)

五、时序要求

输入 512bit 位宽数据 a/b/n 打拍处理后，将数据拆分成 64bit 位宽的基数，然后使用基于基数 64bit 的小位宽加法器和减法器及进位/借位，来实现最终 512bit 大位宽模加算法，如果组合逻辑太大需要打拍处理，打拍位置要求合理且能给出合理说明，输入到输出之间的运算周期数 50 拍以内。打拍数越少越好。时序要求请参考如下时序：



六、EDA 工具要求

选择大赛官方已有的 FPGA 和芯片软件均可。

七、设计要求

- 1、完成设计文档，格式不限，包括设计思路、框图说明、模块电路设计。设计文档清晰，能准确描述设计方案，准确指导代码编写。
- 2、设计符合题目要求。代码实现和文档描述一致。代码功能正确，golden 数据计算正确。否则仿真、综合阶段无法得分。代码结构合理，思路清晰，可读性好。代码面积越小越好，无冗余代码，代码无编译告警。对代码中影响综合面积的前三个点进行识别、分析说明原因。对代码中影响综合工作频率的前三条关键路径进行识别、分析说明原因。不能有不可综合代码。
- 3、提供验证报告，报告文档格式不限，包括测试点分解、测试用例描述、功能仿真结果、波形截图；验证报告文档清晰，满足题目要求，有测试点完备性说明。提供编译无告警截图，对测试点描述准确。仿真结果正确、时序正确。有至少三条数据波形截图。（其中包括 golden 数据输入输出仿真波形截图）
- 4、参考测试数据：

a=512' hBAD6B5BA754A0AF57EDA374513E90E77EFCA6CE68484C03B34DA9C4DF442096B5EF0B7B80239733F92C1AA146854B8774E7A6788062DB85A2C1DD353AE1D8B0D

b=512' h04E6E1033F04E896718E54A7376D0F24770ED1BD40CC6C0A467B920AA9D29EBA4E2CCF74E112E21EFABEA9F7DFF0B4ACE137D9EC013699420EC8AFD6B620E6D3

N=512' hD835B851273DF632CFE3F08B2ABA01833511606A160771180D46210AF7515148B858DA93668AA04D930DFD76CFD4317455D50210B95A9F5B6C72DB990A2FB30F

R=512' hBFBD96BD**；仅提示最高非零比特开始 32 比特供参考。其他比特需自行计算。

其它测试数据自行构造。