

PLL Frequency Synthesizer 电路分析与设计

一、项目背景知识

时钟(Clock)是维持数字电路运行最重要的输血系统，大规模数字电路里一个缺少不了的模块就是频率综合器 Frequency Synthesizer。而目前最主要的频率综合器就是基于 Charge-pump PLL 结构的设计，如图 1 所示。




Fig.1 PLL-based Frequency Synthesizer

在图 1 中，VCO 输出频率为 f_{out} 的时钟，经过 divide-by-M 的 divider 后，与频率为 f_{in} 的输入参考时钟进行频率及相位的比较，并由 Charge-pump 电路产生充放电电流对 LPF 中的电容充放电，从而进一步产生控制电压 V_{ctrl} ，用于调整 VCO 的输出时钟频率。当 PLL 达到锁定状态时，可以得到以下关系：

$$f_{out} = M \times f_{in}$$

调整 M 值的大小便可以调整输出时钟的频率 f_{out} 。

一种比较流行的 Charge-pump PLL 的电路结构就是改进的 type-II 型结构，如图 2 所示。在图 2 中，理想情况下， $I_{up} = I_{dn} = I_0$ ，假设 K_{vco} 为正值，当 f_{fb} 慢于 f_{in} 时，开关 S_1 闭合，开关 S_2 打开， I_{up} 对电容/电阻构成的 LPF 充电， V_{ctrl} 上升，VCO 振荡频率 f_{out} 升高；相反，若 f_{fb} 快于 f_{in} 时，开关 S_2 闭合，开关 S_1 打开， I_{dn} 对电容/电阻构成的 LPF 放电， V_{ctrl} 下降，VCO 振荡频率 f_{out} 降低。




图 2 一种 Charge-pump PLL 电路结构

二、项目任务

本项目总体目标是：

用 SMIC 0.18um 工艺设计一个最高输出频率 1GHz 的通用型 PLL Frequency Synthesizer。假定设计满足线性近似，并已知典型设计要求如下：

$f_{in} = 20\text{MHz}$ —— 输入参考频率

$I_{up} = I_{dn} = I_0 \sim 20\mu\text{A}$ —— Charge-pump 充放电电流

$K_{vco} \sim 1\text{GHz/V}$ —— VCO 增益

任务及要求如下：

注意：所有设计只要求争对典型工艺条件，1.8V 供电电压，及 25°C 室温温度。

1、(10%) 画出图 2 所示电路的线性化模型(linear model)，并写出开环传输函数(open loop transfer function) $H(s)|_{open}$ 及闭环传输函数 $H(s)|_{close}$

要求：以符号表示，并假设 Charge-pump 充放电电流为 I_0 (单位：A)，VCO 增益为 K_{vco} (单位：Hz/V)，输入及输出相位分别为 ϕ_{in} 和 ϕ_{out} (单位：rad)。

2、(10%) 估算满足设计目标的 R1, C1, 及 C2 的合适取值

要求：写出并解释合理的估算步骤

3、(10%) 利用已知条件及上述已完成的设计参数建立模型电路，并仿真 PLL 电路的相位裕量(phase margin)

4、(10%) 设计一个简单的 DFF 电路，并以此建立 PFD 电路

5、(20%) 设计一个合理的 Charge-pump 电路

偏置电流源可用理想直流电源代替；所设计电路可以对图 2 进行改进

6、(10%) 设计一个满足从 2 到 50 连续可编程的除法器 1/M

要求：可以选择：1) 用任务 4 设计出的 DFF 直接设计除法器电路；2) 可用于混合仿真的 Verilog 模型设计

7、(20%) 设计一个合适的 VCO 电路

要求：输出频率范围 0.6GHz ~ 1.5GHz

8、(10%) 对设计的 PLL 进行全电路仿真

要求：在设计报告中截取从上电到 PLL 锁定(lock)的主要波形，估计出锁定时间

附加任务：(20%)

A1: 请说明怎样仿真或估算 PLL 输出时钟的 jitter

A2: 设计一个检测 PLL 是否锁定的逻辑电路