



一、SAR 结构 ADC 电路背景

作为模拟信号和数字信号之间的接口，模数转换器（Analog-to-Digital Converter，ADC）的性能是系统性能的决定性因素之一。和几种传统架构的 ADC 相比，由于逐次逼近寄存器型（Successive Approximation Register，SAR）ADC 中不需要运算放大器对残差信号进行处理，使得 SAR ADC 面积和功耗明显降低。随着集成电路制造工艺的不断进步，MOS 管的沟道长度和电源电压不断降低，工作频率不断提高，使得 SAR ADC 在保持其低功耗优势的同时，采样频率明显提高。因此，SAR ADC 是当前 ADC 领域的研究热点之一。



(a)



(b)

图 1 8 位逐次逼近型 ADC 原理图




图 2 逐次逼近曲线

8 位 SAR ADC 原理图和时序图分别如图 1 (a) 和图 1 (b) 所示。当 SAR ADC 处于采

样相时，采样开关导通，输入信号 V_{inp}/V_{inn} 被分别采样到开关电容阵列的上极板 V_{ip}/V_{in} ，采样开关的下极板接基准电压。当采样相结束后，采样开关断开，SAR ADC 进入逐次逼近相，通过比较器的比较结果，控制开关电容阵列的下极板开关，使得开关电容阵列上极板 V_{ip}/V_{in} 的电压进行逐次逼近。完成 8 次逐次逼近过程后，ADC 开始下一次采样过程，逐次逼近曲线如图 2 所示。

二、请根据上面所提供的背景知识，采用 180nm CMOS 工艺设计一款 8 位 1MHz 采样率的 SAR ADC

1、电源电压采用 1.8V，差分输入幅度约为 3.6V 的情况下，要求 SAR 结构 ADC 的功耗小于 10mW，要求 SAR 结构 ADC 的信噪失真比 (SNDR) 大于 40dB，开关电容阵列采样二进制结构，请根据上述要求，计算并分配电容阵列和比较器的噪声，从而确定单位电容的取值和比较器的噪声要求（10 分）。




图 3 栅压自举采样开关结构




图 4 比较器结构

2、请根据图 1 中的要求，分配采样时间、图 2 中一个 cycle 内比较器的延迟时间和逐次逼近逻辑（SAR logic）的延迟时间（10 分）。栅压自举开关结构如图 3 所示，其中红色部分为寄生电容，设计时需要考虑寄生电容的影响。比较器结构如图 4 所示，其中 clk2 为 clk1 的延迟信号。请根据图 3 和图 4 中采样开关和比较器的结构（10 分），搭建采样开关和比较器原理图，并完成电路设计（20 分），通过仿真确认采样开关和比较器的性能。通过所确定的单位电容大小，设计开关电容阵列原理图（10 分）。上述设计请采用模拟电路设计软件完成。

3、请根据图 1 中 SAR 结构 ADC 的原理图和时序图，完成 SAR 逻辑电路的晶体管级电路设计和仿真，以满足所设计电路的性能（15 分）。

4、根据前文中采用模拟电路设计软件完成的采样开关、比较器和开关电容阵列结构和 SAR logic 结构，对整个 SAR ADC 进行功能和性能仿真，通过仿真验证本设计的有效性，并实现 SNDR 大于 40dB 的设计要求（25 分）。