

器件 B1: MOSFET 晶体管的性能评价和比较

在 CMOS 工艺的逻辑电路中，传统上我们用晶体管的饱和电流 I_{dsat} 来衡量晶体管的驱动能力，并用 $\tau_d = C_{load} V_{dd} / I_{dsat}$ 来估算 CMOS 反相器电路的延迟。其中， V_{dd} 是电源电压， I_{dsat} 是晶体管在 $V_{gs} = V_{ds} = V_{dd}$ 时的 I_{ds} 电流， C_{load} 是反相器的负载电容。进一步地，我们常用 I_{dsat} 来衡量一个晶体管工艺的速度。

当 CMOS 工艺尺寸缩小到 100nm 左右时，在 DIBL 效应作用下，晶体管的 I_d - V_d 曲线表现出较小的输出电阻 R_{out} ，偏离了理想的特性。此时，用 I_{dsat} 来估算 τ_d 是否仍然合理呢？

IBM 的 M.H. Na 等在 2002 年的 IEDM 会议上提出¹，对于高速 CMOS 数字电路，其典型电压波形如图 1 所示。反相器输入电压 V_1 尚在上升途中，输出电压 V_2 已经开始下降了，以致于反相器中的晶体管没有在任何时刻处于 $V_{gs} = V_{ds} = V_{dd}$ 这一偏置条件。考虑图 2 所示的 PMOS 输出特性，该晶体管在反相器中的真实工作波形，可以描绘出图 2 中虚线所示的轨迹。




图 1 高速数字电路中的反相器波形图

¹ M. H. Na, E. J. Nowak, W. Haensch, and J. Cai, "The effective drive current in CMOS inverters," in Digest. International Electron Devices Meeting, San Francisco, CA, USA, 2002, pp. 121–124. doi: 10.1109/IEDM.2002.1175793.




图 2 PMOS 晶体管 I_d - V_d 特性¹

据此，Na 等提出，应该用等效驱动电流 I_{eff} 代替 I_{dsat} 评估晶体管组成的反相器电路的延迟。其定义如下：

$$I_{eff} = (I_H + I_L)/2$$

$$I_H = I_{dsat} @ (V_{gs}=V_{dd}, V_{ds}=V_{dd}/2)$$

$$I_L = I_{dsat} @ (V_{gs}=V_{dd}/2, V_{ds}=V_{dd})$$

任务 1:

- 1) 在 TCAD 器件仿真软件中，搭建一个采用均匀衬底掺杂的 90nm P 型沟道 MOSFET 晶体管。通过仿真，绘制类似图 2 所示的 PMOS 输出特性²。（10%）
- 2) 计算该晶体管的 I_{dsat} 和 I_{eff} 。（10%）
- 3) 绘制该晶体管的转移特性，计算该晶体管的 DIBL。（10%）
- 4) 我们通常认为，DIBL 是导致 I_H 偏离 I_{dsat} 的主要原因。结合上面的仿真，分析、判断这个结论是否正确。（10%）

任务 2:

- 1) 不改变器件其他结构参数和掺杂条件，仅改变晶体管沟道长度到 80nm、70nm、...，通过仿真分别得到这些晶体管的转移特性。（10%）
- 2) 计算这些晶体管的 I_{eff} 、 I_{dsat} 和 I_{off} ³，并将这些点绘制成图表。建议以 I_{eff} 和 I_{dsat} 作为横轴，以 $\log_{10}(I_{off})$ 作为纵轴。（10%）
- 3) 利用上述仿真，试论证：考虑到高速数字电路的真实工况，以及电路对芯片漏电电流的约束条件，在缩短晶体管沟道长度时，需要加强对 DIBL 效应的抑制。（10%）
- 4) 利用以下任意一种方式，改善晶体管的 DIBL，并结合 I_{eff} 、 I_{dsat} 和 I_{off} 的关系，说明这些优化实质性地提高了器件的性能。（30%）
 - a) 调整器件沟道掺杂分布/浓度。
 - b) 调整器件源漏掺杂分布。

² 不需要校准参数，拟合电流数值。建议将器件的工作电压设置为 1.2V；将器件栅氧厚度设置为 1.8~2nm；将线性区阈值电压调整到 0.4V 左右；将 DIBL 调整到 120mV/V 左右。

³ 其定义为： $I_{off} = I_{ds} @ (V_{gs}=0, V_{ds}=V_{DD})$



大赛公众号
大赛资讯 / 往届真题



大赛官网
大赛通知 / 大赛报名



大赛微信号
赛事咨询 / 加交流群