


模拟 2

请设计差分输入、单端输出的**折叠共源共栅运算放大器**，输出端负载电容 $C_L=5\text{pF}$ ，运算放大器共有 6 个端口： V_{INP} （正输入端）、 V_{INN} （负输入端）、 V_{OUT} （输出端）、 V_{DDA} （电源线：3.3V）、 V_{SSA} （地线：0V）、 I_{REF} （基准电流，流入 $10\mu\text{A}$ ）。



该运算放大器用作单位增益缓冲级（如图所示），具体设计要求如下：

- （1）运算放大器的低频小信号增益 A_{v0} 大于 75dB，偏置电路以外的所有 MOSFET 均应该工作于饱和区；
- （2）室温条件，单位增益缓冲级的电压范围：0.5V~2.0V；
- （3）室温条件，单位增益缓冲级的噪声电压（RMS）小于 $80\mu\text{V}$ （1Hz~1GHz 范围内）；
- （4） V_{in} 端接 1V 阶跃信号（初值 0.8V，终值 1.8V）， V_{out} 信号建立时间小于 40ns； V_{in} 端接 -1V 阶跃信号（初值 1.8V，终值 0.8V）， V_{out} 信号建立时间小于 40ns；
（ V_{out} 建立时间的测量方法： V_{in} 跳变定义为开始，最后一次进入输出终值 $\pm 80\mu\text{V}$ 区间的时刻定位为信号建立稳定。）
- （5）满足其它设计条件的情况下总功耗（含偏置电路）越低，得分越高；设计过程应考虑器件匹配、工艺角等因素的影响，考虑越全面合理，得分越高。

需保存或显示：

- (1) A_{v0} 、GBW、PM 的仿真波形；
- (2) 输入噪声功率谱密度；
- (3) 显示所有 MOSFET 的 V_{dsat} 、 g_m ；
- (4) $\pm 1V$ 阶跃信号对应的 V_{out} 信号建立时间测量。

设计需要的 EDA 工具：Cadence IC6

工艺：180nm 混合信号 CMOS 工艺，1.8V/3.3V

预计上机完成时间：180 分钟

评分细则：

步骤	分数权重 (100%)
设计思路论述及报告（含设计图，标注各晶体管尺寸及 R、C 数值）	30%
仿真指标检查（文档中应提供需保存或显示的仿真结果截图）	40%
设计结果分析报告（分析并评价设计结果，并从温度区间、工艺角、失配等角度阐述如何进一步优化设计）	30%



大赛公众号
大赛资讯 / 往届真题



大赛官网
大赛通知 / 大赛报名



大赛微信号
赛事咨询 / 加交流群