

混合 1：锁相环(PLL)电路研究与设计

一、项目背景知识

锁相环(PLL)是一种反馈电路，其工作特点是利用外部输入的参考信号控制环路内部振荡信号的频率和相位，在通信系统、数据存储、数据传输等应用中都是必不可少的电路模块。目前，最常用的 PLL 结构是基于 Charge-pump 电路设计的 type-II 型，如图 1 所示：




图 1. 基于 Charge-pump 设计的 PLL 电路结构

在图 1 中，VCO 输出频率为 f_{out} 的时钟信号，经过 $1/M$ 分频器，与频率为 f_{in} 的输入参考时钟在 PFD 模块进行频率和相位的比较，并由 Charge-pump 电路产生与 PFD 输出相对应的充放电电流对 LPF 中的电容进行充放电，产生控制电压 V_{ctrl} ，从而控制 VCO 的输出时钟频率。当 PLL 达到锁定状态时，输出时钟频率满足： $f_{out} = M \cdot f_{in}$ ，调整 M 值的大小就可以调整输出时钟的频率。

理想情况下，图 1 中 $I_{up}=I_{dn}=I_0$ ，假设 K_{vco} 为正值，当 f_{fb} 慢于 f_{in} 时，开关 S_1 闭合，开关 S_2 打开， I_{up} 对 LPF 充电， V_{ctrl} 上升，VCO 振荡频率 f_{out} 升高；相反，若 f_{fb} 快于 f_{in} ，开关 S_2 闭合， S_1 打开， I_{dn} 对 LPF 放电， V_{ctrl} 下降，VCO 振荡频率 f_{out} 降低。

二、 项目任务

本项目总体目标是：用 $0.18\mu\text{m}$ 工艺设计一个目标输出频率为 1GHz 的通用型 PLL 电路。要求设计环路参数满足线性近似，并已知典型设计指标如下：

输入参考频率： $f_{\text{in}}=12\text{MHz}$

Charge-pump 充放电电流： $I_{\text{up}}=I_{\text{dn}}=I_0=40\mu\text{A}$

目标频率处 VCO 增益： $K_{\text{VCO}}\approx 1\text{GHz/V}$

任务及要求如下：

注意：所有设计只要求针对典型工艺条件， 1.8V 供电电压， 25°C 室温温度！

1. 建立 PLL 的线性化分析模型，确定环路参数，理论计算满足设计要求的二阶 LPF 中 R_1 , C_1 和 C_2 的合理取值，写出理论计算过程，并用软件验证所取环路参数的正确性；（20%）
2. 设计满足要求的 PFD, Charge-pump, VCO 电路以及电流偏置模块；VCO 输出频率范围需要包含 $0.6\text{GHz}\sim 1.5\text{GHz}$ ，要求使用环形振荡器结构；设计中用到的所有偏置电流均由电流偏置模块产生，其输入可以用理想电流源设计；（35%）
3. 用 Verilog 代码实现满足设计要求的 $1/M$ 可编程分频器，并对其功能进行仿真验证；（15%）
4. 对 VCO 模块进行相位噪声（或抖动）的分析和仿真，要求不高于 $-90\text{dBc/Hz}@1\text{MHz}$ 频偏；同时分析所设计 VCO 模块中电源噪声对 VCO 性能的影响，要求电源到 VCO 输出的增益 K_{VDD} 不高于 300MHz/V ；（20%）
5. 对设计的 PLL 进行全电路数模混合仿真，给出 V_{ctrl} 的完整锁定波形。（10%）

要求：生成设计报告，报告包含以上所有步骤中涉及到的理论推导、电路截图、仿真波形截图、数字 Verilog 代码，以及对应的分析结果。



大赛公众号
大赛资讯 / 往届真题



大赛官网
大赛通知 / 大赛报名



大赛微信号
赛事咨询 / 加交流群