

混合 2：异步 SAR

一、命题背景：

逐次逼近型 (Successive Approximation, SAR) A/D 转换器因其结构简单、面积较小、功耗较低，而广泛应用于各种领域。逐次逼近转换器的特点在于其利用已确定的有效位数来确定下一个有效位，对于给定为 $0 \sim V_{FS}$ 的动态范围，最高位对低于或超过 $V_{FS}/2$ 界限的输入信号进行辨别，采样输入与 $V_{FS}/2$ 的比较结果可得到最高位，如图 1 (a) 所示；最高位的已知信息限制了下一位的搜索区间处于 $0 \sim V_{FS}$ 区间的上半部分还是下半部分。即需确定第二位的阈值电压为 $V_{FS}/4$ 或 $3V_{FS}/4$ (如图中所示)，选择一个新的阈值并完成下一位的比较。图 1 的时序图描述了 3 位 SAR ADC 的转换过程，显然对于更高的转换位数，搜索将继续进行，以确定全部位数。用于比较的电压是在逻辑系统 (即熟知的逐次逼近，SAR) 的控制下由 DAC 生成，如图 1 (b) 所示。




图 1 逐次逼近技术 (a) 时序 (b) 流程图






图 2 SAR ADC 基本电路框图与电压逼近示意图

图 2 显示了 SAR ADC 基本电路框图与 DAC 的逼近原理，从图中可以看出，SAR ADC 的最高位首先尝试置 1，根据比较结果，确定该位保持为 1 或者置 0，并将次高位置 1，逐次搜索比较，直到确定最后一位。

SAR ADC 中的逻辑可分为同步逻辑和异步逻辑，图 3 (a) 中的同步逻辑把量化周期分割成等间隔时间片段，这必然需要较多时钟拍数，该拍数一般大于 $(N+1)$ —— N 是量化位数，这对时钟模块有更高的要求；而图 3 (b) 中的异步逻辑可利用比较器的比较结果产生移位信号，使得系统避免使用高速时钟，并且能够根据每一位的比较难度自动调节比较时间，在简化系统设计、降低功耗上有较大优势。



(a) 同步 SAR 逻辑



(b) 异步 SAR 逻辑

图 3 SAR 逻辑时序 (a) 同步 SAR 逻辑 (b) 异步 SAR 逻辑

二、请根据上面提供背景资料，完成以下提问

下图是一个经典同步 SAR 逻辑移位电路图：






图 4 经典同步 SAR 寄存器移位电路图


图中 D 触发器可参考下图结构：



问题 1: 请根据电路图, 补全如下信号时序图, 其中 SAMP 信号为采样信号, COM 信号为比较器输出信号。(10 分)



问题 2: 在异步 SAR ADC 中, 系统将不再提供 CLK 信号, 只提供采样信号 (SAMP) 信号, 需要电路内部自行产生移位信号替代 CLK 信号。下图电路可以完成这个功能, 请分析其原理, 并通过具体电路实现该功能, 请给出该电路仿真结果图, 需包含绿色信号波形。(20 分)



问题 3: 请根据以上信息, 设计一款完整的异步逻辑 SAR ADC, 并使其满足以下指标:

设计目标:采样率为 1M SPS, 电源电压为 1.8V, 差分输入满摆幅为 3.6V, 整体功耗小于 5mA, 要求 ADC 输入在接近奈奎斯特采样率上限 (500K) 时, 无噪声 ENOB 大于 7.8bit, SFDR 大于 48dB。(60 分)

设计分项要求: 1. 异步 SAR 电路功能正常, 在差分输入电压为 0.7V 时, 给出 DAC+/DAC- 与 COM+/COM-处仿真波形 (10 分)

2. 确定电容尺寸, 使其符合 8bit 要求, 并简述该电容取值依据 (15 分)

3. 比较器设计, 使其噪声与直流失调满足 8bit 要求, 并简述设计过程 (20 分)

4. 采样开关设计, 满足 8bit 要求, 并简述设计依据。(15 分)

问题 4: 分析 INL 与 DNL 较差分别影响哪些静态与动态性能, 当最大 INL 与 DNL 分别为 0.5LSB, 1LSB, 2LSB, 4LSB, 8LSB 时这些受影响的性能如何变化; 如何在不显著增加面积代价下, 提升 INL 与 DNL 性能。(10 分)



大赛公众号
大赛资讯 / 往届真题



大赛官网
大赛通知 / 大赛报名



大赛微信号
赛事咨询 / 加交流群