

器件-B1: homemade_MOSFETs

2010 年，业余爱好者 Jeri Ellsworth 在 Youtube 上载视频，公布了她用电窑、除锈剂、杀虫剂、电脑风扇、PVC 胶带等唾手可得的材料，在家里制作 MOSFET 晶体管和集成电路的方法。

自 2017 年起，业余爱好者 Sam Zeloof，在自家车库里搭建“DIY 晶圆厂”，自制了包括光刻、炉管、溅射、旋涂等加工设备，合成了光刻胶等化学试剂。2018 年，Zeloof（当时是即将毕业的高中生）在“DIY 晶圆厂”成功制作了包含 6 个 MOSFET 晶体管的差分放大器集成电路”Z1”。2021 年，正在 CMU 就读的 Zeloof 制作了由 1200 个 MOSFET 组成的晶体管阵列”Z2”

(<https://www.bilibili.com/video/BV1JA411A79Z>)。





图 1 给出了 Z2 的工艺流程概貌。根据 Zeloof 提供的信息，初始圆片是 8 英寸，[110]晶面，浓度未知的 P-型外延片。圆片上表面已经覆盖了厚度为 10nm 的二氧化硅和厚度为 300nm 的多晶硅。该工艺首先用 ACTIVE 掩膜定义有源区，用浓硝酸+氢氟酸在有源区将多晶硅和二氧化硅刻蚀掉，暴露出硅表面。

然后，将重掺磷玻璃旋涂在样品表面，利用高温退火（例如 890° C/15min）让磷离子渗入。在去除旋涂玻璃后，利用高温退火（例如 1000° C/55min）让磷离子扩散到预定的结深。

利用 POLY 掩膜定义栅电极，用浓硝酸+氢氟酸在栅电极之外的区域将多晶硅和二氧化硅刻蚀掉，暴露出硅表面。

利用旋涂玻璃形成二氧化硅介质层后，利用 CONT 掩膜定义接触孔，利用缓冲氢氟酸刻蚀介质层，在接触孔区域暴露出硅表面。

最后，溅射沉积金属铝，用 METAL 掩膜层定义金属导线区域，并用磷酸刻蚀多余的金属铝。



Buy wafer

Etch active



Dope source/drain

Etch poly gate



Deposit dielectric

Etch contact




图 1 Z2 工艺流程简图

利用上述工艺，Zelooof 制备了最小沟道长度 $L_g=10\ \mu\text{m}$ 的 NMOS 晶体管。图 2 给出了该晶体管的俯视显微照片。实测该晶体管的阈值电压 (V_{th}) 在 1.1V 左右。




图 2 (左) Z2 中 NMOS 晶体管的俯视图。(右) 对各个器件区域的标注。

任务 1:

根据上面描述的工艺流程（合理补全缺失的信息），利用工艺仿真软件，建立器件结构（20 分）；利用器件仿真软件，得到器件的 I_d - V_g 曲线（10 分）和 I_d - V_d 曲线（10 分），器件仿真得到的阈值电压应与实测相符。

图 3 给出了两个批次的 Z2 芯片上，测量到的 I_d - V_d 曲线。




图 3（左）2021-8-12 测量得到的， $W_g/L_g=30\ \mu\text{m}/10\ \mu\text{m}$ 的 NMOS 晶体管的 I_d - V_d 曲线。（右）2022-6-8 测量得到的， $W_g/L_g=60\ \mu\text{m}/12\ \mu\text{m}$ 的 NMOS 晶体管的 I_d - V_d 曲线。图中 V_g 扫描的范围为 $0\sim 5\text{V}$ ，步长 0.5V 。

其中，2021-8-12 测得的曲线，线性区特性有显著异常—— I_d 对 V_d 呈现指数而非线性依赖关系。对此问题，我们可以有多种猜想：

- 多晶硅刻蚀步骤的过刻严重，多晶硅边缘底部的二氧化硅出现空洞；
- 多晶硅刻蚀步骤的过刻严重，多晶硅边缘附近的硅衬底下沉；
- 金属铝在源漏区与硅衬底形成的欧姆接触不理想，接近肖特基接触；

任务二:

在上述假设中，挑选一个（也可以提出一个新假设）。利用器件仿真软件，说明该假设的合理性（20 分），并给出在工艺上进行针对性改进的措施（10 分）。

Zeloof 自制的光刻机，能稳定地获得 $0.5\ \mu\text{m}$ 的线宽。自制的等离子刻蚀机，也可以获得较好的刻蚀深宽比（aspect ratio）。目前，Zeloof 没有自制离子

注入机的迹象。通常，采购到的圆片中掺杂离子的浓度，在深度方向是均匀的（见图 4a）。扩散推阱工艺，形成的掺杂分布，通常只能表面浓度较高的掺杂分布（见图 4b）。离子注入工艺，可以形成表面浓度低于内部浓度的倒置阱（见图 4c）。




图 4 沿垂直于晶圆表面方向（深度）的掺杂离子浓度分布：(a) 均匀掺杂衬底；(b) 扩散工艺形成的典型掺杂分布；(c) 离子注入工艺形成的典型掺杂分布。

任务三：

利用工艺仿真（与/或）器件仿真，试说明在 Zelooof 现有的工艺条件下，不能实现下列 NMOS 器件指标；需要引入离子注入工艺，才能同时满足这些器件指标（30 分）。

NMOS Electrical Properties:

最大 V_{gs}/V_{ds} = 5.5V / 5.5V

最小 L_g = 0.5 μm

饱和区阈值电压 $V_{th, sat}$ = 0.75V

开态饱和电流 $I_{d, sat}$ $\geq$ 560 $\mu\text{A}/\mu\text{m}$

关态漏电电流 $I_{d, off}$ $\leq$ 1pA/ μm

命题企业简介：



苏州珂晶达电子有限公司成立于 2011 年，从事科学计算软件开发，集成电路辅助设计 (EDA) 软件开发和相关的技术服务，以及特种芯片/IP 的设计与销售。经过十多年的积累，形成了一支拥有数理基础，EDA 软件开发，半导体制造工艺开发，定制化器件设计以及高精度模拟电路设计能力的多元化团队。其核心成员来自国际国内顶尖的科研机构以及 Intel/SMIC 等业内领先的公司，研发团队半数以上具有研究生以上学历，分别来自物理、微电子、数学、计算机等多种学科背景。

公司的主要软件产品包括半导体工艺/器件仿真 (TCAD) 软件；多物理数值仿真软件；系统级可靠性软件；三维网格划分和数据可视化软件等专业软件。同时，公司从事多个系列的宇航与军用级芯片开发，拥有高压/超宽温度范围/高可靠性/抗辐射等特种领域数字/高精度模拟/功率芯片开发经验，以及民用级 M-RAM/R-RAM 新型存储器，微显示驱动器，电机驱动器等高度定制化芯片的开发经验。

公司凭借在各代半导体制造工艺、半导体器件物理方面深厚的技术积累，在国内主要服务于微电子行业，航天、军工集团，高校和研究院所；在国际上商业客户遍及亚太区域以及欧美，同时在日韩印设有代理机构。在军工领域，多年来客户遍及航天科技集团，中国电科以及中科院下属的多个大型院所，并多次承担国家级科研项目，特别是自 2018 年以来，公司承担了多个国家级工业软件自主可控项目。

珂晶达电子有限公司将凭借在半导体制造工艺、器件上的优势，继续进行半导体工艺/器件仿真 (TCAD) 软件的开发以及特种芯片的开发，成为这两个领域内具有世界先进水平的龙头企业。