

在硅衬底上设计并实现屏蔽栅沟槽 MOSFET（SGT-MOSFET），器件二维结构图可参考图 1，器件部分参数信息在表 1 中给出。请完成下述任务 1~任务 5。




图 1：屏蔽栅沟槽 MOSFET (a) 二维结构图，(b) 栅电荷测试电路图

表 1：SGT-MOSFET 关键参数参考值

区域	部分工艺参数或结构尺寸
Drain	厚度 $h_1=0.3\text{ }\mu\text{m}$ ，宽度 $W_1=1.5\text{ }\mu\text{m}$ ，掺杂浓度 $1\times 10^{20}\text{ cm}^{-3}$
n ⁻ drift region	厚度 $h_2=2.3\text{ }\mu\text{m}$ ，掺杂浓度 $5\times 10^{16}\text{ cm}^{-3}$
Pbody	厚度 h_3 约 $0.65\text{ }\mu\text{m}$ ，峰值掺杂浓度 $3\times 10^{17}\text{ cm}^{-3}$
p ⁺	厚度约 $0.5\text{ }\mu\text{m}$ ，宽度 0.25nm ，峰值掺杂浓度 $5\times 10^{19}\text{ cm}^{-3}$
n ⁺	厚度约 $0.25\text{ }\mu\text{m}$ ，宽度 0.25nm ，峰值掺杂浓度 $5\times 10^{19}\text{ cm}^{-3}$
W_2	宽度 $W_2=0.5\text{ }\mu\text{m}$
Gate oxide	SiO_2 ， $t_{ox1}=40\text{nm}$ ， $t_{ox2}=100\text{nm}$
Gate, Shield Gate	Polysilicon，掺杂浓度 $3\times 10^{19}\text{ cm}^{-3}$

任务1：根据图1(a)，设计并逐步写出该SGT-MOSFET的完整工艺制备流程。

(15分)

任务2：阐述该器件结构中屏蔽栅的作用，以及对比传统沟槽MOSFET，SGT-MOSFET的性能优势。(15 分)

任务3：利用Sentaurus或Silvaco等TCAD工具实现上述SGT-MOSFET器件二维仿真，要求仿真SGT-MOSFET特性曲线和关键性能参数(注：Shield Gate与Source相连)：

(1) 将仿真得到的器件转移特性曲线 $I_{ds}-V_{gs}$ 和输出特性曲线 $I_{ds}-V_{ds}$ ，以图片格式导出，并根据仿真曲线抽取、计算或标识，得出导通电阻 R_{dson} 。图片、 R_{dson} 得到过程及最终数值一并保存于WORD答卷文档。(15分)

(2) 将仿真得到的器件电容特性曲线 $C_{gs}-V_{ds}$ 、 $C_{gd}-V_{ds}$ 、 $C_{ds}-V_{ds}$ ，以图片格式导出，保存于WORD答卷文档。(15分)

(3) 根据图1(b)所示栅电荷 Q_g 测试电路(其中 I_d 和 V_{DD} 为恒定电流源和电压源， I_g 为脉冲电流源)，仿真所设计SGT-MOSFET器件的源漏电压 V_{ds} 、源漏电流 I_{ds} 及栅电压 V_{gs} 随时间变化特性，将所得三个特性曲线以图片格式导出并保存于WORD答卷文档。写出FOM定义式，计算所设计器件的导通电荷 Q_g 及FOM值，保存于WORD答卷文档。说明：仿真得到的FOM值大小将对得分有影响。(20分)

任务4：针对上述SGT-MOSFET，在任务1确定的工艺流程不变的前提下，提出一种可能使得器件FOM值降低的工艺方法，并对该方法引起该变化的原因及量产工艺可行性做说明。注意：可对工艺参数做更改。(10分)

任务5：受工艺波动影响，若实际制造所得SGT-MOSFET器件的屏蔽栅沟槽刻蚀深度较设计值略大，其它均与仿真设计相符，请问该变化可能造成器件哪些性能与设计值之间产生偏差，为什么？(10分)