

器件-B6：器件建模题

以下考核内容分两部分，均为必做题。

第一部分 PN 结（30 分）

任务 1：硅 PN 结二极管的理想与实际 IV 特性曲线如图 1 所示，分析实际 PN 结和理想 PN 结 IV 特性的差别及产生原因（5 分）。




图 1. 硅 PN 结二极管的理想与实际 IV 曲线

任务 2：实际工艺制备的 PN 结存在正对电容和边缘电容，详细说明如何设计测试结构来提取 PN 结的正对电容和边缘电容分量？（5 分）

任务 3：根据提供的 PN 结实际 IV 测量数据（DioIV.MEA）、CV 测量数据（DioCV.MEA）和初始模型文件（initial-diode.l），完成如下建模提参任务。

1) 用 Xmodel 器件建模工具对 IV 进行建模，要求均方根误差 $RMS < 5\%$ ，精度越高得分越高。将模型仿真与测试数据对比结果以图片格式导出，同时写出曲线拟合的均方根误差和最大误差，一并保存于 WORD 答卷文档中。（10 分）

2) 用 Xmodel 器件建模工具对 CV 进行建模，要求均方根误差 $RMS < 3\%$ ，精度越高得分越高。将模型仿真与测试数据对比结果以图片格式导出，同时写出曲线拟合的均方根误差和最大误差，一并保存于 WORD 答卷文档。（10 分）

注：

数据存放路径			
数据类型	文件夹	文件夹	文件名称
IV 测量数据	器件建模题-华大九天	Diode	DioIV.MEA
CV 测量数据	器件建模题-华大九天	Diode	DioCV.MEA
初始模型文件	器件建模题-华大九天	Diode	initial-diode.1

第二部分 MOS 器件（70 分）

根据所提供某工艺节点 NMOS 器件的交流 C-V、直流 I-V、关键电性能 DP 的测量数据，用 Xmodel 建模工具对其进行建模表征。其中 C-V、I-V 数据是不同几何尺寸单个器件的测量数据，关键电性能 DP 的测量条件如表 1 所示。

表 1. 关键电性参数测量条件

电性指标	定义	测量条件
V_{tgm}	最大跨导法提取的阈值电压	在 I_d - V_{gs} @ $V_{ds} = V_{dlin}$ 曲线上的最大功率点切线与 x 轴的交点 x-intercept, $V_{tgm} = x - intercept - V_{dlin} /2$
V_{tlin}	恒定电流法提取的线性区阈值电压	V_{gs} @ $I_d = 1e-7A * W/L$, $V_{ds} = V_{dlin}$
V_{tsat}	通过恒定电流法提取的饱和区阈值电压	V_{gs} @ $I_d = 1e-7A * W/L$, $V_{ds} = V_{DD}$
I_{dlin}	线性区电流	I_d @ $V_{gs} = V_{DD}$, $V_{ds} = V_{dlin}$ ($I_{dlin}dw = I_{dlin}/W$)
I_{dsat}	饱和区电流	I_d @ $V_{gs} = V_{DD}$, $V_{ds} = V_{DD}$ ($I_{dsat}dw = I_{dsat}/W$)
I_{off}	V_{ds} 为 1.1 倍电源电压下的漏电流	I_d @ $V_{gs} = 0$, $V_{ds} = 1.1 * V_{DD}$
G_m	跨导	$G_m = (I_{d2} - I_{d1}) / (V_{g2} - V_{g1})$, $I_{d1} = I_d$ @ $V_{g1} = V_{ggs} - 0.025$

		$I_{d2} = I_d@V_{g2} = V_{ggds} + 0.025, V_{ds} = 0.5 * V_{DD}, V_{ggds}=V_{tgm} + 0.2$
G_{ds}	输出电导	$G_{ds} = (I_{d2} - I_{d1}) / (V_{d2} - V_{d1}), I_{d1} = I_d@V_{d1} = 0.5 * V_{DD} - 0.025$ $I_{d2} = I_d@V_{d2} = 0.5 * V_{DD} + 0.025, V_g = V_{ggds}, V_{ggds}=V_{tgm} + 0.2$
R_{out}	输出电阻	$R_{out} = 1/G_{ds}$
Body_lin	线性区的背偏效应	$(V_{tlin}@V_b = V_{bb} - V_{tlin}@V_b = 0)*1000$
Body_sat	饱和区的背偏效应	$(V_{tsat}@V_b = V_{bb} - V_{tsat}@V_b = 0)*1000$

任务 1：实际 MOSFET 场效应晶体管的 Cgg 通常用来表征栅极和其他电极的总电容，其中 Cgc 表征栅与源、漏的交叠电容，请设计获取 Cgg、Cgc 的测试方案。（5 分）

任务 2：简要说明 MOSFET 场效应晶体管中寄生双极型晶体管形成机理，并说明其对晶体管性能的影响，从工艺或器件角度给出可缓解改寄生双极型晶体管的方法。（5 分）

任务 3：根据提供的 C-V、I-V、关键性能 DP 测试数据（分别见 CV、IV、DP 文件夹）、测量条件（见表 2）和初始模型 nmos-initial.1，对该 MOSFET 进行提参建模。将模型仿真曲线与测试曲线对比并以图片格式导出，保存于 WORD 答卷文档。转移特性曲线要求分别展示 Y 轴为线性坐标和对数坐标。转移特性和输出特性曲线同时要求展示对应的微分曲线。

1) 用 Xmodel 建模工具完成器件 C-V 建模提参(包括 Cgg、Cgc)。曲线拟合均方根误差越小、精度越高，得分越高。最终拟合均方根误差和最大误差也需保存于 word 答卷中（15 分）

2) 用 Xmodel 建模工具完成 Root 器件（W=10 μm L=10μm）建模提参，包括 Idlin~Vgs、Idsat~Vgs、Ids~Vds。曲线拟合均方根误差越小、精度越高，得分越高。最终拟合均方根误差和最大误差也需保存于 word 答卷中（15 分）

3) 用 Xmodel 建模工具完成 Larray 器件组（固定宽度，变化长度，W=10μm，L=0.18 μm、0.3 μm、0.5 μm、1 μm、10 μm）建模提参，包括 Vtlin~L、Vtsat~L，

$I_{dlin} \sim L$, $I_{dsat} \sim L$, $G_m \sim L$, $G_{ds} \sim L$, $I_{dlin} \sim V_{gs}$ 、 $I_{dsat} \sim V_{gs}$ 、 $I_{ds} \sim V_{ds}$ 。曲线拟合和 DP 数据误差越小，得分越高。（25 分）

表 2 本题 MOSFET 实际测试对应的测量条件

Name	Unit	Value
Vdlin	0.1	V
Vdd	1.8	V
Vgg	1.8	V
Vbb	-0.9	V
Icon	$1.00E-07$	A
Vgstep	0.01	V

任务 4：从理论上阐述晶体管的沟道尺寸缩放（包括沟道长度和沟道宽度）对器件阈值电压的影响，并验证上述任务 2 中阈值电压的变化是否与给出的理论趋势一致？如不符合，从工艺和理论的角度阐述可能的原因。（5 分）

注：

数据存放路径			
数据类型	文件夹	文件夹	文件夹
IV 测量数据	器件建模题-华大九天	MOSFET	IV
CV 测量数据	器件建模题-华大九天	MOSFET	CV
DP 测试数据	器件建模题-华大九天	MOSFET	DP
初始模型文件	器件建模题-华大九天	MOSFET	model

命题企业简介：



北京华大九天科技股份有限公司（简称“华大九天”）成立于 2009 年，一

直聚焦于 EDA 工具的开发、销售及相关服务业务。

华大九天主要产品包括模拟电路设计全流程 EDA 工具系统、数字电路设计 EDA 工具、平板显示电路设计全流程 EDA 工具系统和晶圆制造 EDA 工具等 EDA 软件产品，并围绕相关领域提供包含晶圆制造工程服务在内的各类技术开发服务。

华大九天总部位于北京，在南京、上海、成都和深圳设有全资子公司。