


数字 1：10 路 8bit 权重输入，SWRR 算法调度的轮循调度模块

题目内容：

1 路输出通道号的轮循调度模块，启动轮循后每个时钟输出 1 次结果。每个通道权重值不超过 10，采用 SWRR 算法（Smooth Weighted Round Robin），平滑加权轮循调度算法来选择输出通道号。

SWRR 算法流程图如下所示：



SWRR 的算法策略是：

- 1、从权重中选出最大值，然后减去总权重；
- 2、然后每个权重值加上初始权重值；
- 3、反复执行 1、2，直到权重值为 0，确定序列。

下表为举例说明，通道号为 0~9：

编号	选前权重										选中通道号	SUM	选后权重									
	通道0	通道1	通道2	通道3	通道4	通道5	通道6	通道7	通道8	通道9			通道0	通道1	通道2	通道3	通道4	通道5	通道6	通道7	通道8	通道9
1	6	3	2	1	1	2	2	2	2	2	0	23	-17	-3	2	1	1	2	2	2	2	2
2	-11	6	4	2	2	4	4	4	4	4	1	23	-11	-17	4	2	2	4	4	4	4	4
3	-5	-14	6	3	3	6	6	6	6	6	9	23	-5	-14	6	3	3	6	6	6	6	-17
4	1	-11	8	4	4	8	8	8	8	-15	8	23	1	-11	8	4	4	8	8	8	-15	-15
5	7	-8	10	5	5	10	10	10	-13	-13	7	23	7	-8	10	5	5	10	10	-13	-13	-13
6	13	-5	12	6	6	12	12	-11	-11	-11	0	23	-10	-5	12	6	6	12	12	-11	-11	-11
7	-4	-2	14	7	7	14	14	-9	-9	-9	6	23	-4	-2	14	7	7	14	-9	-9	-9	-9
8	2	1	16	8	8	16	-7	-7	-7	-7	5	23	2	1	16	8	8	-7	-7	-7	-7	-7
9	8	4	18	9	9	-5	-5	-5	-5	-5	2	23	8	4	-5	9	9	-5	-5	-5	-5	-5
10	14	7	-3	10	10	-3	-3	-3	-3	-3	0	23	-9	7	-3	10	10	-3	-3	-3	-3	-3
11	-3	10	-1	11	11	-1	-1	-1	-1	-1	4	23	-3	10	-1	11	-12	-1	-1	-1	-1	-1
12	3	13	1	12	-11	1	1	1	1	1	1	23	3	-10	1	12	-11	1	1	1	1	1
13	9	-7	3	13	-10	3	3	3	3	3	3	23	9	-7	3	-10	-10	3	3	3	3	3
14	15	-4	5	-9	-9	5	5	5	5	5	0	23	-8	-4	5	-9	-9	5	5	5	5	5
15	-2	-1	7	-8	-8	7	7	7	7	7	9	23	-2	-1	7	-8	-8	7	7	7	7	-16
16	4	2	9	-7	-7	9	9	9	9	-14	8	23	4	2	9	-7	-7	9	9	9	-14	-14
17	10	5	11	-6	-6	11	11	11	-12	-12	7	23	10	5	11	-6	-6	11	11	-12	-12	-12
18	16	8	13	-5	-5	13	13	-10	-10	-10	0	23	-7	8	13	-5	-5	13	13	-10	-10	-10
19	-1	11	15	-4	-4	15	15	-8	-8	-8	6	23	-1	11	15	-4	-4	15	-8	-8	-8	-8
20	5	14	17	-3	-3	17	-6	-6	-6	-6	5	23	5	14	17	-3	-3	-6	-6	-6	-6	-6
21	11	17	19	-2	-2	-4	-4	-4	-4	-4	2	23	11	17	-4	-2	-2	-4	-4	-4	-4	-4
22	17	20	-2	-1	-1	-2	-2	-2	-2	-2	1	23	17	-3	-2	-1	-1	-2	-2	-2	-2	-2
23	23	0	0	0	0	0	0	0	0	0	0	23	0	0	0	0	0	0	0	0	0	0

模块信号说明

信号名	信号方向	说明
clk_sys	输入	系统时钟

rst_n	输入	低电平复位
start	输入	启动轮训信号（上升沿有效）
data_in0[7:0]	输入	通道 0 权重输入
data_in1[7:0]	输入	通道 1 权重输入
data_in2[7:0]	输入	通道 2 权重输入
data_in3[7:0]	输入	通道 3 权重输入
data_in4[7:0]	输入	通道 4 权重输入
data_in5[7:0]	输入	通道 5 权重输入
data_in6[7:0]	输入	通道 6 权重输入
data_in7[7:0]	输入	通道 7 权重输入
data_in8[7:0]	输入	通道 8 权重输入
data_in9[7:0]	输入	通道 9 权重输入
value_out[3:0]	输出	选择通道号（value_valid 有效时，每个时钟输出选中的通道号）
value_valid	输出	选择通道号有效指示（高电平有效）

设计要求：

1、 完成设计文档，包括设计思路、模块系统框图、模块电路设计。设计文档应能准确描述设计方案、指导代码编写。

2、 设计符合题目要求，代码实现和文档描述一致，代码结构合理，思路清晰，可读性好。提供验证报告，包含但不限于各功能仿真关键结果、波形截图。验证报告文档清晰，与设计代码仿真结果一致，满足题目要求。

3、 硬件设计可使用 verilog 和 system verilog 两种硬件描述语言，不得使用不可综合语句。

4、 顶层模块中建议不使用 parameter 等传参语句，如若使用，默认使用初始值。

5、 所有模块使用纯逻辑编写，不得使用 IP 核等。

6、 如不使用大赛提供的服务器平台进行设计，提交请提前确保设计可以在参赛服务器上正常综合编译，如编译错误导致的问题由参赛队自己负责。

7、 提交代码时，请新建一个 rtl 的文件夹，将所有设计文件放在此目录下，并提供名为 rtl.f 的 filelist 文件用于描述文件路径。

8、 仿真工具可使用：Xcelium+simvision、vcs+verdi、modelsim 等，提供了 Xcelium+simvision 的 makefile 文件。

评分标准：（总分 100 分）

1. 设计文档、代码风格和验证报告：各文档结构清晰，能准确描述设计方案、验证结果。可准确指导代码编写，代码结构合理，思路清晰，可读性好。验证报告中可通过波形反映设计思路。文档考查内容：
 - a) 设计方案总体描述（5 分）；
 - b) 验证报告中波形与设计思路匹配度（5 分）；
 - c) SWRR 循环序列的长度计算规则描述（5 分）；
2. 功能完成度：实现 SWRR 算法功能（20 分）
3. 硬件算法优化：在满足功能的情况下，优化 start 有效到 value_valid 有效之间的延迟时间及给出优化的原理。（35 分）
4. 正确性判断：给定的 5 个 case，每个 case 结果正确得 6 分，总计 30 分。运行仿真，tb 会显示仿真结果，按照 SWRR 算法比对 dut 输出数据，通过为 Pass，失败为 Fail。

命题企业介绍：



英诺达(成都)电子科技有限公司作为成都高新区重点引进的 EDA 企业，建立国内首个由 Cadence 独家授权基于 Palladium®的 EDA 硬件工具云赋能平台，为全国 IC 设计企业、科研院所、高等院校等提供 IC 设计相关的 EDA 硬件和 IT 方面的技术支持、云端算力加速等专业化的服务，赋能中国 IC 设计企业高速发展。同时公司也将积极部署关键领域的国产 EDA 工具自主研发，建立国际化的 EDA 工具研发中心。